[VHDL编程] PWM

说明：pwm 有启动停止功能，启停时不改变脉冲宽度，频率，脉冲宽度可调-pwm a start and stop function, start and stop without changing the pulse width, frequency, pulse width adjustable
<huxiaofeng> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] eeprom8

说明：iic协议的代码啦，有需要的就下载，不足之处望多多批评-iic protocol code matter, there is need to download a lot of criticism of the inadequacies of hope
<叶枫> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] 88091

说明：马威尔网卡驱动 交换机驱动 实现8路100M网*换 实现包自动转发 -Marvell LAN Driver 8-way switch drive to achieve 100M Ethernet port switching implementation packages automatically forwarded
<sunisi2008> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] Calender

说明：万年历，可以准确统计并显示当前的年月日等日期时间-Calendar, you can have accurate statistics and displays the current date and time date etc.
<lin jian> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] ln

说明：vhdl写的自然对数计算，通过cordic迭代出的结果。提高精度需要增加迭代次数。-write vhdl natural logarithm, cordic iterate through the results. Improve the accuracy of the need to increase the number of iterations.
<叶韬> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] led

说明：流水灯,就是利用verilog语言实现一个简单的流水灯，主要是让大家勒戒一下结构-the led is flow water
<顾客> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] testHDLADJ64M

说明：64k 帧头的猫述与实现，以及帧的误判以及相关的处理办法-64k header cat references and implementation, as well as false positives and the associated fr a me approach
<wenbin> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] RAM_VHDL

说明：用VHDL描述了一个32KBit的独立的读写时钟、使能、地址的双口RAM，-VHDL descr iption of a 32KBit with independent read and write clock, enable, address the dual-port RAM,
<dengyaohui> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] MULTIPLICATER_AND_ADDER

说明：本程序描述了实现函数y=ax+b（a和b 都为小于1的8bit小数）的硬件电路描述，最后得到的结果只取了整数部分，为8 bit输出，并且对小数部分四舍五入了。-This procedure describes the implementation function y = ax+b (a and b are less than 1 8bit decimal) descr iption of the hardware circuit, t
<dengyaohui> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] CS5361_DAT

说明：CS5361 ADC 驱动程序,其中还有时钟部分,这里是数据采集部分. 使用VerilogHDL编写,在Libero中编译,使用Actel芯片测试通过.-CS5361 ADC drivers, of which there are clock parts, here is the data collection using VerilogHDL written, compiled in Libero using Actel chip
<王刚> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] shumaguan

说明：７段数码管测试：以动态扫描方式在８位数码管“同时”显示０--7 动态显示的方法是，按一定的频率轮流向各个数码管的COM端送出低电平，同时送出对应的数据给各段-7-segment digital tube test: dynamic scanning in eight digital tube "simultaneously" Showing 0- 7 Dynamic display method is to rotate at
<珍宝> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] cadideng2.v

说明：循环左右移动，可控8位彩灯控制器，可根据时钟信号进行自动响应-Circulation and move around, controllable 8 lantern controller, according to the clock signal automatic response
<Wymon Zhang> 在 2024-10-07 上传 | 大小：1024 | 下载：0