[VHDL编程] VHDL-to-design-detector

说明：用VHDL语言设计一个序列“111010”的检测器和该序列的发生器-VHDL language " 111010" to design a sequence detector and the sequence generator
<赵玉著> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] adsawfd

说明：用Verilog HDL设计3线-8线译码器，ena是译码器的使能控制端，当ena=1时译码器工作，ena=0时译码器被禁止，8个输出均为高电平 用Verilog HDL设计具有三态输出的8D锁存器。-3-to-8 line decoder, ENA is designed using Verilog HDL the decoder enable control terminal, when ena = 1 time decoder
<赵玉著> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Digit_sys_proj-tbird

说明：T-bird LED by modelsim 6.5e
<seogwonyoon> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：一个简单的数字时钟Verilog仿真程序，60秒1分钟，60分一小时，24小时一天，265天一年。代码逻辑简化不含状态机，易理解。附激励文件可直接仿真。-A simple digital clock Verilog simulation program 60 seconds, 1 minute, 60 hours, 24 hours a day, 265 days a year. The code logic simplifies ex
<Welson> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] ccd

说明：TCD1501D驱动程序 对线阵CCD传感器TCD1501驱动编程-The TCD1501D driver linear CCD sensor TCD1501 driver programming
<陶振宇> 在 2024-11-09 上传 | 大小：1kb | 下载：1

[VHDL编程] dac8532

说明：基于nios2系统的dac8532的初始化，写命令，写数据，读数据，以及一些优化操作。-Based on dac8532 nios2 system initialization, write command, write data, read data, and some optimization operation
<yanbo> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] test_temperaturelm75

说明：基于nios2系统的lm75的初始化，写命令，写数据，读数据，以及一些优化操作。-Based on lm75 nios2 system initialization, write command, write data, read data, and some optimization operation
<yanbo> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] DCO_ST

说明：单相数字锁相环 鉴相器 环路滤波器 数控振荡器-Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator
<刘超> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] MDIO

说明：网络PHY88E1111的 寄存器 通讯协议的 verilog描述 能实现 lookback 能读出PHY的资料-The register communication protocol Verilog descr iption of the network PHY88E1111 lookback can read the PHY data
<tianfuhe> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] DPLL_TEST

说明：单相数字锁相环 鉴相器 环路滤波器 数控振荡器-Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator
<刘超> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] gen_clk

说明：占空比可变的信号发生器 解释的好麻烦那 不知道怎么解释-A variable duty cycle signal generator
<刘超> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] keshe

说明：低通滤波器，基于eda使用vhdl语言实现数字滤波的功能-Low-pass filter, based on the the EDA use VHDL language digital filtering function
<候金成> 在 2024-11-09 上传 | 大小：1kb | 下载：0