[VHDL编程] EasyFPGA030.part2

说明：周立功 EasyFPGA030 开发板光盘2，-ZLG EasyFPGA030 development board CD-ROM 2,
<> 在 2024-10-07 上传 | 大小：12353536 | 下载：0

[VHDL编程] FLASH_SDRAM

说明：利用QUARTUS II的SOPC设计的Nios II系统，检测Flash模块和SDRAM模块是否可用。对于设计之前的模块检测有一定参考价值。-Use of QUARTUS II of the Nios II system, SOPC designs, testing Flash module and SDRAM module is available. Prior to testing for the design of the mo
<Sean Zhong> 在 2024-10-07 上传 | 大小：12325888 | 下载：0

[VHDL编程] BusBroadCast

说明：公交车报站系统，报站，LED显示 配有SPR模组板，应用简介操作说明，源代码-Bus stop announcement system, to stop, LED display board with SPR module, application profile instructions, source code
<zack> 在 2024-10-07 上传 | 大小：12366848 | 下载：0

[VHDL编程] NIOS_VGA

说明：某高人自己写的VGA程序，VERILOG格式，经测试，修改后可用。-An expert to write the VGA program, VERILOG format, tested, modified available.
<张张> 在 2024-10-07 上传 | 大小：12370944 | 下载：0

[VHDL编程] signal_generator

说明：信号发生器的FPGA实现，能输出正弦信号，方波信号，三角波信号-FPGA implementation of the signal generator can output a sinusoidal signal, square wave signal and triangular wave signals
<杨克伟> 在 2024-10-07 上传 | 大小：12375040 | 下载：0

[VHDL编程] FPGACPLD-design-tools-Xilinx-ISE

说明：FPGA/CPLD设计工具──Xilinx ISE使用详解！x详细介绍了XilinxISE的使用方法！-FPGA/CPLD design tools ─ ─ Xilinx ISE explain the use of! x details use XilinxISE!
<一个好人> 在 2024-10-07 上传 | 大小：12367872 | 下载：0

[VHDL编程] internet_test

说明：xilinx SP605 板卡，网口设计。echo设计，实现接收单字符并返回的功能，同时从串口显示输出内容-Xilinx SP605 board, network port design. echo design, implementation, receiving single character and returns the output from the serial port at the same time
<zhangshuo> 在 2024-10-07 上传 | 大小：12388352 | 下载：0

[VHDL编程] source

说明：VHDL Altera example code
<newyoon> 在 2024-10-07 上传 | 大小：12400640 | 下载：0

[VHDL编程] SoCKit_NET

说明：This Terasic HSMC-NET daughter sample program made by me, it demo how to use this daughter card.-This is Terasic HSMC-NET daughter sample program made by me, it demo how to use this daughter card.
<dave> 在 2024-10-07 上传 | 大小：12375040 | 下载：0

[VHDL编程] GUI_for_AN431

说明：altera FPGA的官方驱动，可以给大家带了很多方便-offical driver for altera fpga
<linyu> 在 2024-10-07 上传 | 大小：12395520 | 下载：0

[VHDL编程] devided

说明：一个16位除8位的除法器，能够输出余数和商。(In addition to a 16 bit 8 bit divider, can output the remainder and quotient.by stan)
<stanary > 在 2024-10-07 上传 | 大小：12395520 | 下载：0

[VHDL编程] SPI_UART

说明：SPI读写AD9361，通过串口回读关键寄存器读写是否正确。(SPI reads and writes AD9361, reads and writes the key registers correctly through the serial port.)
<sanshutingfeng1> 在 2024-10-07 上传 | 大小：12346368 | 下载：0