[VHDL编程] logic

说明：5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 运算结果暂存在寄存器D中，然后输出。 -5 of the operand X and Y after the temporary importation of A and B in the r
<ALEX> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] vga_control

说明：vga 控制器的verilog 源码 ，fpga上可实现图片的显示-vga controller Verilog source code, fpga achievable picture display
<zys> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] conditioner

说明：空调系统有限状态自动机编码，各个源描述的编译顺序conditioner.vhd，conditioner_stim.vhd-Air-conditioning systems finite state automata encoding, various sources described in order to compile conditioner.vhd, conditioner_stim.vhd
<李扬> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] plj

说明：基于VHDL的简易数字频率计，具体功能不清楚请大家验证！ -Simple VHDL-based digital frequency meter, the specific function is not clear please verify!
<Lee> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] SPI_Master

说明：用 verilogHDL实现SPI总线的程序-SPI bus with verilogHDL the realization of the procedures
<秦建> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] led

说明：在EPM570开发板上实现LED控制的程序-EPM570 achieve in the development of on-board LED control procedures
<秦建> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Electronic-Design-Automation

说明：用vhdl语句描述4位等值比较器，4选1多路选择器，8位奇偶校验电路功能-VHDL language used to describe the equivalent four comparators, 4 election more than one MUX, 8-bit parity circuit functions
<徐靖> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] 874245

说明：用vhdl语言编写设计8位總線收發器，很不错，大家快下啊-VHDL design language with eight bus transceiver, is pretty good, we soon ah
<小强> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Fifo

说明：一个FIFO源代码，基于Altera FPGA-A FIFO source code, based on Altera FPGA
<jiashengwen> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] EG7014_v1.0

说明：用于fpga对EG7014液晶屏的刷新显示。avalone接口。-For the FPGA on the EG7014 LCD display refresh. avalone interface.
<> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] loop

说明：对锁相环路的仿真，二阶环的仿真与分析都可以通过这个文件来到完成-Simulation of PLL, second-order loop simulation and analysis can be completed by the adoption of the document came
<夺取> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] dcm2

说明：基于Xilinx Vertex4的可综合的二级DCM模块源代码，可生成400Mhz时钟信号-Based on Xilinx Vertex4 of two integrated DCM module source code, can generate 400Mhz clock signal
<云> 在 2025-04-24 上传 | 大小：1kb | 下载：0