[VHDL编程] VerificationMethodologyManualforSystemVerilog

说明：Verification Methodology Manual for SystemVerilog
<sina_elec> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] zlesson2BrA

说明：english for grammer fluency
<siva ganesh malla> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] ISP_FPGA_PAPER_05

说明：视频预处理关键技术研究.nh,视频预处理关键技术研究.nh-Video pre-key technology. Nh, video pre-key technology. Nh
<jiangyong> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] HDB3

说明：在ISE软件环境下，用Verilog HDL语言实现通信中的HDB3码的编码和译码，并有仿真波形。-In the ISE software environment, using Verilog HDL language for communication in the HDB3 code encoding and decoding, and a simulation waveform.
<xuwen> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] tft_drive

说明：文件名：tft_drive.rar 内容：TFT的HV及DE模式下驱动，其中包括自己写的DE模式。-File name: tft_drive.rar content: TFT of HV and DE mode drivers, including the DE model their own writing.
<tangyumei> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] EtherCAT_IPCore_Xilinl

说明：EtherCAT从站控制器芯片ET1817及其IP_Core应用-EtherCAT Slave Controller IP Core for Xilinx FPGAs
<wanwei> 在 2024-11-17 上传 | 大小：3.06mb | 下载：3

[VHDL编程] DE2_Default

说明：DE2的默认例程：当电路板供电的，这样的设计是最初的设计。递增计数器显示值 7段显示器和发光二极管。也显示图像的VGA端口上。-This design is the initial design when the board is powered-up. It increments a counter and displays the value on the 7-segment displays and LEDs. An im
<黯魂天残> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] Rapid-System-Prototyping-with-FPGAs

说明：Rapid System Prototyping with FPGAs，英文原版书-Rapid System Prototyping with FPGAs
<henry> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] timing_constraint

说明：三速以太网时序约束参考设计，内涵quartus ii 工程，sdc文件-Triple-Speed Ethernet reference design timing constraints, content quartus ii project, sdc file
<wsc> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] dig_watch

说明：fpga实验，基于VHDL语言的数字跑表设计，其中包含有存储模块。-Fpga experiment, the digital stopwatch designed based on VHDL language, which contains a storage module.
<张鹏飞> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] FPGA_USB_Communication

说明：本软件利用USB控制芯片cy7c68013A实现了USB通讯。压缩文件包括在fpga里面编程的vhdl软件-This software uses the USB control chip cy7c68013A to achieve the USB communication. The compressed file include programming in FPGA VHDL software
<kc218> 在 2024-11-17 上传 | 大小：3.06mb | 下载：0

[VHDL编程] hidejj

说明：实现线性反馈移位寄存器的verilog实现(lfsr use verilog for the zip)
<嘿嘿702 > 在 2024-11-17 上传 | 大小：3.06mb | 下载：0