资源列表

« 1 2 ... .22 .23 .24 .25 .26 3827.28 .29 .30 .31 .32 ... 4311 »

[VHDL编程crc32

说明:基于Verilog语言描述的CRC32生成和校验电路。连续或间断地4位并行数据输入,实时产生CRC32结果。-CRC32 generation and checking circuits based on Verilog language descr iption. Continuously or intermittently four parallel data input, real-time produce CRC32 resul
<zhang> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程qam16-TX

说明:基于Altera MAX10 FPGA的QAM16发送端设计代码,其中采用了MAX10 Fir滤波器IP核。供相关设计人员参考,或者进一步咨询本人。-Based on Altera MAX10 FPGA design of QAM16 the sender code, which uses the MAX10 Fir filter IP core. Related reference for designers, or further
<zhang> 在 2024-11-17 上传 | 大小:22kb | 下载:0

[VHDL编程MAX10-on-chip-flash-controller

说明:Altera MAX10 FPGA on-chip flash控制器代码,虽然由QII生成,但可以从中学习到很多硬件描述语言的设计方法,希望能够帮助那些正在学习VHDL语言设计的人。-Altera MAX10 FPGA on-chip flash controller code, although generated by QII, but you can learn a lot of hardware descr iption lan
<zhang> 在 2024-11-17 上传 | 大小:12kb | 下载:0

[VHDL编程scr

说明:这是一个用verilog编写的基于IIC接口的控制eeprom的程序代码。程序经过验证是正确的。对不了解IIC的人来说是很好的资料。-This is based on the control eeprom IIC interface program code written in a use verilog. Program proven to be correct. IIC do not understand people who a
<晨风> 在 2024-11-17 上传 | 大小:14kb | 下载:0

[VHDL编程Memory-to-store-data

说明:Memory to store variable amount of data
<mohsin> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程soft_hdmi

说明:模拟adv7619 hdmi 4k视频输出信号-Analog adv7619 hdmi 4k video output signal
<毕宏伟> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程traffic_control

说明:使用verilog语言编写的双向交通信号控制灯程序,通过状态机转换实现车行道和人行道功能,以cyclone IV系列开发板做为应用平台。-Verilog language using two-way traffic signal control lights procedures, driveway and sidewalk functions via a state machine transition to cyclone IV S
<郑俊哲> 在 2024-11-17 上传 | 大小:3.49mb | 下载:0

[VHDL编程taxi

说明:使用verilog语言编写的出租车计价器,适用于Quartus II软件,使用Cyclone IV系列开发板测试可用。-Use verilog language taximeter for Quartus II software, using Cyclone IV series development board test available.
<郑俊哲> 在 2024-11-17 上传 | 大小:3.74mb | 下载:0

[VHDL编程jiaotongdeng

说明:基于FPGA的简易交通灯设计,该设计有两个方向的灯,分别有红绿黄三种灯,两个方向交替通行-FPGA design is based on simple traffic light, which is designed with two directions of light, respectively, three red, green and yellow lights, traffic in both directions alte
<刘乙麟> 在 2024-11-17 上传 | 大小:723kb | 下载:0

[VHDL编程spartan-ethernet

说明:以太网 ethernet UDP传输源码, 实测好用-Ethernet ethernet UDP transmission source, found handy
<peisongwei> 在 2024-11-17 上传 | 大小:6.77mb | 下载:0

[VHDL编程xilinx_ddr3

说明:xilinx ddr3 开发, 实测好用-xilinx ddr3 development, found handy
<peisongwei> 在 2024-11-17 上传 | 大小:5.75mb | 下载:0

[VHDL编程xilinx_flash

说明:xilinx flash 开发,实测可用-xilinx flash development, available
<peisongwei> 在 2024-11-17 上传 | 大小:1.6mb | 下载:0
« 1 2 ... .22 .23 .24 .25 .26 3827.28 .29 .30 .31 .32 ... 4311 »

源码中国 www.ymcn.org