资源列表

« 1 2 ... .25 .26 .27 .28 .29 3830.31 .32 .33 .34 .35 ... 4311 »

[VHDL编程clock

说明:本实验实现一个能显示小时,分钟,秒的数字时钟(贝一特电子)Verilog源码-The experimental realization of a can show hours, minutes, seconds, digital clock (a special e-bay) Verilog source
<黄建> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程add_1p

说明:数字信号处理的fpga实现,用VHDL编程设计加法器-Digital signal processing to achieve the FPGA with VHDL Programming adder
<songjunmin> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程iir

说明:数字信号处理的fpga实现,用VHDL语言编程实现IIR滤波器-Digital signal processing to achieve the FPGA, using VHDL language programming to achieve IIR filter
<songjunmin> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程ADC_16bit

说明:VERILOG 16-bit Analogue-Digital Converter-VERILOG16-bit Analogue-Digital Converter
<likui> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程shuzizhongdianlu

说明: 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时(0~23),用HEX3~HEX2显示分钟(0~59),用HEX1~HEX0显示秒钟(0~59)。 -The use of counters and prescaler design a real-time clock. Mold needs a total of
<linyao> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL

说明:已经开发成产品的步进电机定位控制系统的VHDL程序-Has developed into a product positioning stepper motor control system VHDL procedures
<ww> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL2

说明:成本低廉易于实现非常适合自学自制的出租车计价器VHDL程序-Low-cost and easy to implement very suitable for self-made Taximeter VHDL procedures
<ww> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程chuanbing

说明:自己编写的串并变换的fpga程序,使用verilog语言-I have written FPGA series and transform, the use of Verilog language
<deng> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程bingchuan

说明:自己编写的并串变换的fpga程序,使用verilog语言-I have written and strings Transform FPGA procedures, the use of Verilog language
<deng> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程ps2

说明:vhdl实现ps2接口的程序,可以接受键盘的输入或者鼠标的输入.-VHDL procedures to achieve ps2 interface can accept keyboard input or mouse input.
<liaocongliang> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程pcicard

说明:pci debug card 的VHDL源代码-pci debug card of the VHDL source code
<wwww> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程grain

说明:
<Verilog> 在 2024-11-17 上传 | 大小:1kb | 下载:0
« 1 2 ... .25 .26 .27 .28 .29 3830.31 .32 .33 .34 .35 ... 4311 »

源码中国 www.ymcn.org