资源列表

« 1 2 ... .22 .23 .24 .25 .26 3827.28 .29 .30 .31 .32 ... 4311 »

[VHDL编程FPGA-SPI-STM32

说明: FPGA SPI Verilog 通讯 实现FPGA和STM32单片机通讯- FPGA SPI Verilog
<张金鑫> 在 2024-11-17 上传 | 大小:253kb | 下载:0

[VHDL编程FPGA_SDRAM

说明:UART作为RS232协议的控制接口得到了广泛的应用,将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了有限状态机,实现了FPGA片上UART的设计,给出了仿真结果。-fpga verilog uart sram
<jackwu> 在 2024-11-17 上传 | 大小:19.36mb | 下载:0

[VHDL编程mdc

说明:实现对MDIO通信接口的MDC主机时钟进行整形,输出占空比50 的时钟方波-MDIO communication interface to achieve the MDC host clock shaping, the output duty cycle of 50 of the clock Fang Bo
<nate> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程m_ds1620_ctrl

说明:完成对温度控制芯片ds1620的温度控制,使用verilog实现-Complete the temperature control chip DS1620 temperature control, the use of Verilog to achieve
<nate> 在 2024-11-17 上传 | 大小:2kb | 下载:0

[VHDL编程clock

说明:多功能数字钟的verilog程序,可用于年月日的记时和显示。-Multi-function digital clock verilog procedures, can be used for date time and display.
<万力> 在 2024-11-17 上传 | 大小:381kb | 下载:0

[VHDL编程CPU_Project_board

说明:CPU 5级流水线实现(加hazard处理与板级验证,板级验证带有按键消抖)-5-stage pipelined CPU (plus hazard dealing with board-level verification, board-level verification with key debounce)
<吴国文> 在 2024-11-17 上传 | 大小:14kb | 下载:0

[VHDL编程TLC5620

说明:TLC5620串行DA转换,verilogHDL语言-TLC5620 DA
<李广坤> 在 2024-11-17 上传 | 大小:123kb | 下载:0

[VHDL编程fifo_ip

说明:定制fifo IP核,8位宽,256深度,实现数据的写入和读取-Custom fifo IP core, 8-bit wide, 256 deep, realize the writing and reading of data
<> 在 2024-11-17 上传 | 大小:2kb | 下载:0

[VHDL编程convolution

说明:卷积 严格遵守时序的一维卷积运算,用testbench测试了-convolution write a VHDL file to compute one-dimensional convolution latency 14
<Lu Li> 在 2024-11-17 上传 | 大小:21.11mb | 下载:0

[VHDL编程smg_clock

说明:基于FPGA开发板的数码管时钟代码,可用无误差,分别有时分秒。-a led clock verilog code,it can be used on fpga board,it can dispaly hour、minite and second.
<lee> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程adc.v

说明:this an adc interface verilog code-this is an adc interface verilog code
<chester> 在 2024-11-17 上传 | 大小:2kb | 下载:0

[VHDL编程w5500_spi_fpga

说明:共两个文件,一个是对网络芯片W5500进行控制的master spi接口,另一个是w5500命令控制逻辑,命令格式按照w5500芯片的要求,分为地址段,控制段和数据段进行统一控制。此外提供w5500芯片初始化及读写控制流程图。-A total of two documents, one is the master SPI interface for network control chip W5500, the other is a w
<nothing> 在 2024-11-17 上传 | 大小:55kb | 下载:0
« 1 2 ... .22 .23 .24 .25 .26 3827.28 .29 .30 .31 .32 ... 4311 »

源码中国 www.ymcn.org