[VHDL编程] vhdl

说明：要求用VHDL语言设计7人表决器和系列检测器，检测“1111111101111110”-VHDL language design requires a vote 7 and Series detector 1111111101111110
<asd> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] I2C

说明：基于FPGA的I2C总线主控器的设计与实现-Based on the I2C bus master FPGA Design and Implementation
<wang> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] spi

说明：使用verilog 硬件描述语言实现了spi总线协议-Verilog hardware descr iption language used to achieve the spi bus protocol
<cuiwenpin> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ALU

说明：此代码能高速实算术逻辑单元的功能，适合risc_CPU的设计。若有不足，请多多包含。-This code can be really high-speed arithmetic logic unit function, suitable for risc_CPU design. If insufficient, please contain.
<张朝阳> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] mclk

说明：基于多时钟的处理，在跨时钟域的处理上有优势-Based on Multi-clock processing, the cross-clock domain processing advantages
<xianren> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] chengfaqi4

说明：用VHDL实现四位乘法器，不直接用乘法实现，一来节省资源，二来可提高速度！-Use VHDL to achieve four multiplier, not the realization of the direct use of multiplication, one to save resources, and secondly to improve the speed!
<金> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] TIMER

说明：数字钟 六位数码管显示，有清零端，采用分层设计方式编写-6 digital tube digital clock showed that zero-side, using hierarchical design approach to the preparation of
<SKY> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] accumulator

说明：实现累加器的verilog源码，广泛应用在通信电路设计中-The realization of accumulator Verilog source, widely used in communication circuit design
<文明> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] AD5624

说明：ADI公司串行DA芯片AD5624的VHDL源码，实际工程应用成功、-ADI Corporation serial DA of the AD5624 chip VHDL source code, the actual engineering application success
<> 在 2024-11-18 上传 | 大小：1kb | 下载：1

[VHDL编程] ledmove

说明：verilog实践 11wolf 3.22 跑马灯,一秒钟移位一次-Marquee 11wolf 3.22 Verilog practice, once a second shift
<张建中> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] TLC549

说明：verilog TLC549AD采样程序 ，速度200K，在LED和数码管上显-verilog TLC549AD sampling procedures, the speed of 200K, in the LED and digital tube significantly
<张建中> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：序列信号的发生器 希望可以对大家有用处-Sequence signal generator for all of us hope that we can be useful
<姜慧> 在 2024-11-18 上传 | 大小：1kb | 下载：0