[VHDL编程] ADC_16bit

说明：用verilog硬件描述语言编写的16位数模转换器的源代码，可以综合-with verilog hardware descr iption language of 16 Digital to Analog source code can be integrated
<awp> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] pljfpja

说明：频率计的fpja部分程序，，，用高精度测频法实现。。。能测1、、1M-frequency of fpja some of the procedures, and using high precision frequency measurement method to achieve. . . Can be measured one, and 1M
<shjy> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ClockOut

说明：通过VERILOG编程，实现FPGA任意整数分频的源代码-through verilog programming, FPGA arbitrary integer frequency of the source code
<田世坤> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 12_convert

说明：convert.vhd 本例是从程序包中提取出来的，不能单独编译-convert.vhd the cases from the package is extracted, not separate compiler
<fjai> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] keyboard__1.1

说明：实现数码管输入显示器输出功能（加减乘除运算）-realization of the digital input output function display (arithmetic operations)
<龙小军> 在 2024-11-18 上传 | 大小：1kb | 下载：1

[VHDL编程] cmos_FPGA

说明：采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来-Verilog language, to achieve control of the FPGA chip video data acquisition, Data will be stored up by fr a me
<margie> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Odd_Fren

说明：一个3分频的VHDL程序,方便学习且仅供学习之用-a frequency of three minutes VHDL procedures, facilitate learning and learning purposes only
<MINGER> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] programing_voltage_current_resources

说明：实现电压\电流的分别输出,可通过按键选择输出通道.-voltage \ output current, respectively, through the output channel selection buttons.
<江方洪> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] FIR_filter_DA_machine

说明：用verilog 代码编写的179阶FIR数字滤波器，采用分布式算法实现-verilog code used to prepare the 179 band FIR digital filters, using Distributed Algorithms
<a> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 254646

说明：数码管动态扫描 vhdl-of dynamic digital scanning vhdl
<> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-Accumulator

说明：the folder contains two files written by Verilog HDL. the first one is an implementation of an accumulator that takes serial data as an input, and its output will be an accumulated sum of each consecutive four input samp
<sawsan> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] booth_mul

说明：Booth multiplier used for multiplication of 2 s complement numbers in digital design by using booth multiplier we can reduce the partial products by encoding bits in the multiplier and perform the operation according to
<abhinay> 在 2024-11-18 上传 | 大小：1kb | 下载：0