[VHDL编程] plj32

说明：做数字频率计的，满足一般的需要，并有仿真结果-do digital frequency of dollars to meet the general needs, and simulation results
<张远> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] UP3_CLOCK2

说明：UP3开发板上的时钟控制源代码文件，VHDl编写-degrading development control board clock source documents, prepared VHDl
<xufeng> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] steppermotorVHDL

说明：一种全新的VHDL控制步进电机驱动代码，以供学习-a new VHDL controlled stepper motor driver code for learning
<xufeng> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] syn_fifo

说明：同步FIFO的verilog编码 -synchronous FIFO verilog coding synchronous FIFO verilog Synchronous Code FI FOR the verilog coding synchronous FIFO verilog coding
<> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] txd5

说明：异步发送电路是基于MAXPLUS2软件开发的一种实用电路,已经编译成功,可使用.-asynchronous circuit is based on the development of software MAXPLUS2 a practical circuit, has been successfully compiled, can be used.
<jill> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] ledarray_disp

说明：led 点阵显示led——rom实现，功能模块分离 就爱可根据卡加大公开吉安市贷款给经济 -led dot matrix display led-- rom realized, functional modules can be separated on the basis love Cagayan open to the public Ji'an City loans to the economy
<york> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] segdisp

说明：数码管显示有片选 模块 四输入，与其他模块相连即可使用-digital film of the election showed that four input modules, and other modules can be linked to the use of
<york> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] shuzimiaobiao

说明：用verilog实现了一个数字秒表的设计-verilog achieved using a digital stopwatch Design
<qihuolin> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] i2c

说明：I2C端口的FPGA实现，网上较多，但发现不少有问题，这个是在网上代码的基础上修改过，验证可行。-I2C port FPGA, online more, but found that many problems This is a code on the Internet on the basis of the revised test feasible.
<贾明> 在 2024-10-15 上传 | 大小：1024 | 下载：1

[VHDL编程] LEDDisp

说明：8位7段LED显示源码，扫描显示，稳定高效-seven of the eight LED source, scanning, stable and efficient
<左超> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] step_motor.vhd

说明：用VHDL编写的步进电机控制方法.供大家参考用.-prepared using VHDL stepper motor control methods. For your reference.
<lfy> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] Verilogshumaguan

说明：基于Verilog的数码管模拟扫描程序，分为两种显示方式，一种是数码管逐个显示，另一个是所有数码管一起显示。-Verilog-based digital control analog scanning procedures, two types of display, a digital control-by-show, and the other is with all digital tube display.
<iqpler> 在 2024-10-15 上传 | 大小：1024 | 下载：0