[VHDL编程] MedFilter_VHDL

说明：用VHDL实现了Matlab中MedFilt1函数3阶中值滤波。进行排序时没有用软件使用的排序法，而是通过简单的比较实现。-VHDL implementation using the Matlab function MedFilt1 of 3-order median filter. Sort of no use when the software used to sort the Law, but through a simple c
<mike.chen> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] fsm

说明：
<cuiyundong> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] pinlvjin

说明：基于FPGA的频率计模块设计，带quartus下的图形文件-FPGA-based modular design of the frequency meter with graphics files under Quartus
<叶枫> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] dffasynchronous

说明：this ram both asynchronous and synchronous reset signals which is basic for any registers and basic memory element-this is ram both asynchronous and synchronous reset signals which is basic for any registers and basic me
<sri> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] 115157718cmos_FPGA

说明：一本关于FPGA详细介绍的图书，很详细，很精彩，经典-FPGA a detailed introduction about the book, very detailed, very exciting, classic
<zhangyan> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA-SRAMt-test

说明：测试型号为EP2C5Q208C8的FPGA的RAM是否正常，按提示操作，并显示每步的测试结果-EP2C5Q208C8 test models for the FPGA' s RAM and whether it is normal, according to prompts, and display each step of the test results
<冀少威> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] mul(FLP)

说明：一个32位元的浮点数乘法器，可将两IEEE 754格式的值进行相乘-A 32-bit floating-point multipliers, can be two format IEEE 754 values multiplied
<TTJ> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] erfenpin

说明：二分频的实现 二分频的作用是将测相范围由0°~180°扩大到0°~360°。-Two sub-band implementation of the two is the role of sub-frequency measurement phase will range from 0 ° ~ 180 ° extended to 0 ° ~ 360 °.
<hellen> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] chufaqi

说明：时序电路是指它的输出不仅取决于当时的输入，而且也取决于过去的输入，即过去输入不同，则在当前的情况下，输出也可能不同。-Sequential circuit is the output depends not only on its input at that time, but also on past input, that is different from the last input, then in the current c
<hellen> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] tongxu

说明：VHDL通信程序 VHDL通信程序 VHDL通信程序-VHDL communication program
<谢谢> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] data_rom

说明：生成一个正弦波，使用vhdl中的宏功能模块-Generate a sine wave, the use of VHDL in the macro function modules
<zts> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] freq_high2low

说明：输入一个高频时钟，输出一个频率可设置的周期信号的verlog模块，在系统设计时很方便-Enter a high-frequency clock, the output frequency can be set up a periodic signal verlog modules, system design at a very convenient
<徐成发> 在 2025-02-27 上传 | 大小：2kb | 下载：0