[VHDL编程] LPT

说明：实现开漏输出的并口，支持3.3V或5V，支持FPGA 的PS 配置功能。8位配置数据 自动移位输出，输入时钟24MHz，产生1MHz配置时钟。8位CPU数据总线接口， 11位地址总线。支持IO 的置位清除功能。-The realization of open-drain output of the parallel port, support 3.3V or 5V, support for FPGA configuration
<tianrongcai> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] sin.tar

说明：神奇的sin波生成verilog源码，非常简单的代码无需乘法即可生成sin,cos，值得搞算法的人借鉴-Magic sin wave generated Verilog source code, the code is very simple multiplication can be generated without sin, cos, worthy people from engaging in algorithm
<yangyu> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] MCDESIGN

说明：VHDL详尽世界观 用于成品率的的语言,请大家 参考使用,并提出宝贵建议-VHDL detailed outlook for the yield of the language, please refer to the use, and put forward valuable suggestions
<> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] clock_module_ref

说明：Xilinx clock module design
<Mingli> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO_2

说明：VERILOG Synchronous FIFO. 4 x 16 bit words.-VERILOGSynchronous FIFO. 4 x 16 bit words.
<likui> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dianti

说明：以FPGA技术为基础，以VHDL为语言，以QuartusII为工具，设计一个5层楼的电梯控制器-To FPGA technology, to VHDL language to QuartusII as a tool to design a 5-story elevator controller
<linyao> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] ch2ex

说明：部分电路模块的VHDL代码，包括组合逻辑与时序逻辑电路-Part of the circuit module VHDL code, including combinational logic and sequential logic circuit
<王修杨> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] code

说明：Verilog的LED控制器源程序，用于LED显示屏幕的控制。-Verilog source code of the LED controller for the LED display screen control.
<王> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：用vhdl实现的多功能时钟,有整点响铃,秒表等多种功能-Use VHDL to achieve multi-functional clock, there is the whole point of the bell to ring, a variety of functions such as stopwatch
<liaocongliang> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] ps2_mouse

说明：ps2鼠标驱动,verilog 编写，代码很短，上电初始化后即可使用-ps2 mouse driver
<long Xu> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Mickey_128

说明：
<Verilog> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] phelix

说明：
<Verilog> 在 2025-01-20 上传 | 大小：2kb | 下载：0