[VHDL编程] shizhong

说明：这个VHDL与其他上传的代码不同，这个代码更适合于初学者。电子时钟已经在硬件上得到成功仿真。-From the VHDL code with other different, the code is more suitable for beginners. Electronic clock has been successful in the hardware simulation.
<> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] logicassign

说明：同一基类型的两分辨类型的赋值相容问题,各个源描述的编译顺序是:logic.vhd,assign.vhd-The same base type to distinguish the two types of assignment compatibility issues, the various sources described in the order of the compiler: logic.vhd, assign.vhd
<李扬> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] GCD

说明：最大公约数的计算,各个源描述的编译顺序:gcd.vhd,gcd_stim.vhd-The common denominator of the calculation, the various sources described in the order of the compiler: gcd.vhd, gcd_stim.vhd
<李扬> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] TLC

说明：交通灯控制器编码，源描述的编译顺序tlc.vhd，est_vector.vhd-Traffic lights controller code, the source described in order to compile tlc.vhd, est_vector.vhd
<李扬> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C_to_GPIO

说明：用I2C总线扩展IO口的verilogHDL程序-I2C bus with expansion IO port verilogHDL procedures
<秦建> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] usbin_v1.7

说明：用于cy7c68013与fpga的从FIFO通讯.版本1.7-For the CY7C68013 and FPGA communications from the FIFO. Version 1.7
<> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dattransf

说明：基于VHDL的10位定点数转浮点数模块源代码，可综合-VHDL-based set of 10 points to float the source code modules can be integrated
<云> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] fifoi

说明：基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控-Based on the Xilinx Vertex2 can be integrated 2048x10-bit read and write can control the FIFO module source code, the depth of controllable
<云> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] sram_controller

说明：国外网站上面找到的sram_controller，可借鉴性很强。可以扩展数据和地址宽度。-Foreign sites found above sram_controller, can draw on strong. Can extend the width of the data and address.
<张曦> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] gen_tb

说明：用于verlilog自动产生testbench的脚本 用法：gen_tb <yourfilename>-Testbench for verlilog automatically generated scr ipt usage: gen_tb <yourfilename>
<张平> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] doc

说明：VHDL：用状态机的方法实现一个8位乘法器-VHDL: state machine method used to achieve an 8-bit multiplier
<my name> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] DM10

说明：vhdl实现一个4位十进制加法技术器。。。上传源代码，和大家分享-VHDL realization of a four decimal adder technology devices. . . From source code, and to share
<mr yao> 在 2025-01-20 上传 | 大小：2kb | 下载：0