资源列表
[VHDL编程] count_free
说明:本程序是实现在用电话卡打电话时进行自动计费的功能,包括检测通话的种类,时间和余额检测等多项功能,此代码用veriloghdl编写已经调试通过编译。-Implementation of this procedure is used when the phone card to call the function of automatic billing, including the detection of the types of ca<dengzhaoyun> 在 2025-01-20 上传 | 大小:2kb | 下载:0
[VHDL编程] Boothmultiplier
说明:布斯乘法器的语言描述功能违反外 暗暗达到-Booth multiplier described in the language<毛进> 在 2025-01-20 上传 | 大小:2kb | 下载:0
[VHDL编程] S3E_AnalogIO
说明:it is a analog i/o interface written in verilog .it will work on spartan 3 xilini devices.<ali> 在 2025-01-20 上传 | 大小:2kb | 下载:0
[VHDL编程] SF_table_interface
说明:switch fabric部分代码: fabric和table management 的数据交换. Mac address 从afifo输入, 查询的结果:output port number 存于pfifo中-switch fabric part of the code: fabric and table management data exchange. Mac address from afifo input, the resul<无影> 在 2025-01-20 上传 | 大小:2kb | 下载:0
[VHDL编程] CPLD-CRACK-SIEMENS-200PLC
说明:可用来破解分析西门子200 PLC与模块的通讯协议,基于ALTERA CPLD EPM240的设计. 需要配合分析板配套使用。-Analysis can be used to crack the Siemens 200 PLC and the communication protocol modules, based on the ALTERA CPLD EPM240 design. The need to tie in wi<wuzhen> 在 2025-01-20 上传 | 大小:2kb | 下载:2
[VHDL编程] waveformGeneratorImplementationVHDLSourcecode
说明:基于可编程逻辑器件实现任意波形发生器VHDL源代码-Programmable logic device based on the arbitrary waveform generator implementation VHDL source code<sxb> 在 2025-01-20 上传 | 大小:2kb | 下载:0
[VHDL编程] altera
说明:在调试nios ii时,由于软件或者是环境的改变造成原先建好的工程不能正常使用,提供一点解释希望能有所帮助-when debugging Nios ii, or because of software changes in the environment are caused by the original construction of the project should not normally use, to provide a<yushenghui> 在 2025-01-20 上传 | 大小:2kb | 下载:0