[VHDL编程] A-law_enc

说明：A-law Encoder (VHDL)
<Victor> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD

说明：TS1602 LCD 显示的例子,包括,LCD的初始化,显示一行文字,清屏-TS1602 LCD display examples, including, LCD initialization, showing a line of text, the Qing Ping
<long> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] memory

说明：Verilog写的内存控制器代码. 很好,很容易看懂-Verilog code to write the memory controller
<www> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] paobiao

说明：verilog实现的数字跑表 精确到10ms-verilog digital stopwatch to achieve accurate to 10ms
<李丹> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] USB-BLASTER

说明：
<李勇> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] w

说明：用VHDL语言设计四位全加器，有低位进位和高位进位。-VHDL language with four full-adder design, there are low and the high binary binary.
<WL> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] z

说明：描述 Sramoc ( K , M ) 表示用数字0、1、2…、K-1组成的自然数中能被M整除的最小数。给定 K、M，求Sramoc ( K,M )。例如 K=2，M=7的时候，Sramoc( 2 , 7 ) = 1001。 输入 第一行为两个整数K、M满足2<=K<=10、1<=M<=1000。 输出 输出Sramoc(K,M)。 样例输入
<z> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] 6

说明：verilog 写的 多功能数字钟-verilog to write multi-functional digital clock
<孔祥> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo8

说明：FIFO 源程序，verilog HDL实现，自己验证过，没问题-FIFO source, verilog HDL to achieve their own verified, no problem
<fang> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] ram2

说明：RAm的 verilog描述，在Quartus中验证正确，可根据程序改成其他参数-Verilog descr iption of RAm in Quartus verify correct procedures can be changed in accordance with other parameters
<fang> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] 48_4.12

说明：网络通信中的MII接口 通常将4位nibble数据送出，此程序将4位数据组合成8位数据并行输出（8比特==1个字节）。。完全可用 同时包含84转换-The MII network interface usually sent four nibble data, this procedure will be 4-bit data into 8-bit parallel output data (8 bits == 1 byte).
<王鹏> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] generic_testbench

说明：VHDL中关于generic的用法，及其testbench，可以使用Modelsim仿真查看其功能-the usage of generic,a testbench file is given, we can use it to simulate the generic s function
<xietianjiao> 在 2025-04-30 上传 | 大小：2kb | 下载：0