[VHDL编程] top_pnadd32

说明：32位元浮点数加法器,用于以VHDL编写的32位元CPU-32 bits floating-point Add
<朋友> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] cpu

说明：32位元浮点CPU,用VHDL语言以类似组合语言的方式写成-32 floating-point CPU(VHDL)
<朋友> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] cpu

说明：16位元浮点数CPU,可作运算,以VHDL编写-16-bit floating point CPU, can be used for computing in order to prepare VHDL
<朋友> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] READ

说明：用于FPGA实现单总线测温电阻DS18b20时序。在xilinx spartan 3中试过。-failed to translate
<chenxing> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] sj_work

说明：RAM控制的VHDL实现 真的很有用 -VHDL implementation of the RAM control true true useful useful
<王欢> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD_Driver

说明：this a LCD Driver VHDL code -this is a LCD Driver VHDL code
<nakata> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] yuv_rgb

说明：完成ITUR656标准的视频流数据向RGB格式的转换。-Complete video streaming ITUR656 standard data format to RGB conversion. Test module
<黄涛> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] coeff_rom_0_7

说明：FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
<surya> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] coeff_rom_1_6

说明：FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
<surya> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] coeff_rom_2_5

说明：FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
<surya> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] coeff_rom_3_4

说明：FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
<surya> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] A-law_enc

说明：A-law Encoder (VHDL)
<Victor> 在 2025-01-20 上传 | 大小：2kb | 下载：0