[VHDL编程] lcd_verilog

说明：LCD显示模块的编码，可以FPGA的LCD显示屏上显示文字-LCD display module coding FPGA LCD screen to display text
<dujinzhe> 在 2025-02-04 上传 | 大小：443kb | 下载：0

[VHDL编程] 08_Audio_demo

说明：这是赛灵思在FPGA上连接声音设备的bit流文件（在Xilinx platform Studio上运行），还包括相关的说明文档-This is the connecting sound equipment on Xilinx FPGA bit stream files (running) on ​ ​ Xilinx platform Studio also includes related documentation
<dujinzhe> 在 2025-02-04 上传 | 大小：3.45mb | 下载：0

[VHDL编程] aes_verilog

说明：AES算法的Verilog实现，简单易懂-Verilog implementation of the AES algorithm, easy-to-understand
<拉绍德封> 在 2025-02-04 上传 | 大小：101kb | 下载：0

[VHDL编程] div_any

说明：任意整数N分频器的verilog代码，N需要代码中进行设置-Any integer N divider verilog code N need to code set
<拉绍德封> 在 2025-02-04 上传 | 大小：68kb | 下载：0

[VHDL编程] 05_UART_demo

说明：该UART实例是很简单的EDK工程，在PLB总线上挂载了XPS-uartlite外围设备，作为串口的控制器，一般的EDK工程会将该IP作为基本外围设备来使用。包含bit流文件(在EDK上下载到FPGA上使用），和说明文档。-The UART instance EDK project is very simple and is mounted on the PLB bus the XPS-uartlite peripherals, gen
<dujinzhe> 在 2025-02-04 上传 | 大小：887kb | 下载：0

[VHDL编程] cpu-risc

说明：wb_switch，cpu设计，精简指令cup设计-wb_switch，opencore，risc cpu design。
<浮萍> 在 2025-02-04 上传 | 大小：36kb | 下载：0

[VHDL编程] wb_switch

说明：wb_switch，opencore，精简指令cpu设计-wb_switch，opencore，risc cpu design。
<浮萍> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] sw_leds

说明：精简指令cpu设计，外扩电路设计，led开发板驱动-wb_sw_leds，opencore，risc cpu design。
<浮萍> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] display-seg

说明：七段数码管驱动电路，fpga，seg7，altera开发板例子-risc-cpu design，seg7，fpga
<浮萍> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] Yeni-WinRAR-archive

说明：vhdl defination beginning starter
<xcfgvnhjkmlç > 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] SPWM-output

说明：利用FPGA，采用DDS技术产生具有死区控制的SPWM波-To utilize FPGA, generation of DDS technology with deadband control SPWM wave
<yizhengxin> 在 2025-02-04 上传 | 大小：4.46mb | 下载：0

[VHDL编程] Lamp-from-left-to-right

说明：接在P0口的8个LED从左到右循环依次点亮，产生走马灯效果-Then were lit in P0 port 8 LED from left to right cycle, resulting in a revolving door effect
<李先森> 在 2025-02-04 上传 | 大小：34kb | 下载：0