[VHDL编程] startup

说明：Spartan-3E starter开发板入门例程的重新编译版本，本版本使用最新版ISE14.1重新编译。补充缺少的文件，实际测试通过。-Spartan-3E starter development board entry routine re-compiled version, this version use the latest version ISE14.1 recompile. Added missing files, thr
<emouse> 在 2025-02-04 上传 | 大小：907kb | 下载：0

[VHDL编程] jijiaqi

说明：出租车的计价器，描述了实际出租车的工作状态-Taxi meter, described the state of the actual taxi
<luo> 在 2025-02-04 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA_PWM_ADS8364_STM32

说明：FPGA实现的PWM产生，ADS8364并行AD控制、STM32控制读写操作源码。包含完整工程文件。-FPGA Implementation of PWM, ADS8364 the parallel AD control, STM32 control the read and write operations source. Contains the complete project file.
<emouse> 在 2025-02-04 上传 | 大小：209kb | 下载：0

[VHDL编程] fenpin3

说明：对波形进行50 占空比的3分频，仿真通过-50 duty cycle of the waveform divided by simulation through
<luo> 在 2025-02-04 上传 | 大小：155kb | 下载：0

[VHDL编程] uartfifo

说明：同步异步传输协议的应用通过调试助手向FPGA发送数据，然后再读出来，-Application of synchronous and asynchronous transmission protocol to send data to the FPGA debugging assistant, and then read out
<路江海> 在 2025-02-04 上传 | 大小：792kb | 下载：0

[VHDL编程] SPI_Master_module

说明：利用VHDL语言编写的SPI主机模块，采用内部自环回已经经过测试，发送接收数据正常，里面有modelsim工程，可以验证下仿真波形-SPI host module using VHDL language, has passed internal self-loopback test, sending and receiving data normally modelsim project, which can be verified u
<小辉> 在 2025-02-04 上传 | 大小：951kb | 下载：0

[VHDL编程] imageprocess

说明：典型的图像采集verilog代码，开发板源码-this is typical image process code,provided by xilinx developmentpacadge
<chenzhi> 在 2025-02-04 上传 | 大小：25kb | 下载：0

[VHDL编程] pmd

说明：一个跑马灯程序，加入了变速，变换方向，设定初始图形，以及分离为两个跑马灯的功能-A marquee program, adding a variable speed, change direction, set the initial graphics, and separated into two marquees functionality
<陈偕行> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] verilog_pwm_led

说明：基于fpga的pwm灰度控制led代码，简洁易懂-FPGA-based control led pwm gray code, simple and easy to understand
<李李> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] uvm-1.1d.tar

说明：UVM World 官方发布的UVM（通用验证方法学）的源代码，基于SystemVerilog，用于ASIC Verification。2013-03最新发布版本uvm-1.1d.tar.gz-The UVM World official release of the source code of the UVM (Universal Verification Methodology), based on SystemVerilog f
<吴杉> 在 2025-02-04 上传 | 大小：3.07mb | 下载：0

[VHDL编程] fp-exam

说明：FPGA基本实验，用verilog实现蜂鸣器的响灭控制，每隔一段时间蜂鸣器响-FPGA basic experimental verilog achieve buzzer rang off control, and from time to time buzzer
<zhangkaiwei> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] rs232_verilog

说明：FPGA实现串口通信实验，用verilog实现串口的发送和接收数据-FPGA Implementation of serial communication experiment, the serial port to send and receive data with verilog
<zhangkaiwei> 在 2025-02-04 上传 | 大小：425kb | 下载：0