[VHDL编程] myfifo

说明：在quartus II上用宏功能模块编写的fifo先进先出寄存器功能-The fifo first-in, first-out register functions megafunctions written quartus II
<黄灼泉> 在 2025-02-04 上传 | 大小：373kb | 下载：0

[VHDL编程] q_74ls138

说明：在quartus II 9.1上用verilog原理图形式实现的74ls138功能的38译码器-38 of 74ls138 features achieve verilog schematic form in quartus II 9.1 decoder
<黄灼泉> 在 2025-02-04 上传 | 大小：225kb | 下载：0

[VHDL编程] Counter10

说明：在quartus 9.1软件上用verilog语言编写的10进制计数器程序-The Verilog language quartus 9.1 software 10 binary counter program
<黄灼泉> 在 2025-02-04 上传 | 大小：308kb | 下载：0

[VHDL编程] tanshishe

说明：贪食蛇游戏。分模块编写，包含按键防抖模块，分频模块，随机数模块，点阵显示模块，数码管显示模块，控制模块。-Prepared by the sub-module contains button image stabilization module, frequency module, random number module, dot matrix display module, digital display module, the c
<刘振东> 在 2025-02-04 上传 | 大小：2.39mb | 下载：0

[VHDL编程] me

说明：quartus软件编写的曼彻斯特编码的vhdl 源程序-the Quartus software development, Manchester encoding vhdl source
<liuliuliu> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] encoder_1553

说明：quartus软件编写，1553总线编码的程序-The quartus Software written in 1553 encoding program
<liuliuliu> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] decoder_1553

说明：quartus软件编写，1553总线解码程序，采用vhdl语言-the quartus software written 1553 bus decoding procedures, vhdl language
<liuliuliu> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] ed8b10b_example

说明：vhdl语言编写，quartus软件调试，8b10b编码的源程序-VHDL language, Quartus software debug, 8b10b encoded source
<liuliuliu> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] enc_8b10b

说明：8b10b编码的源程序，用vhdl语言编写-8b10b encoded source, VHDL language
<liuliuliu> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] yibuchuanxingjiekou

说明：能进行异步全双工串行通信的模块，该模块以固定的串行数据传送格式收发数据。每帧数据共10 位，其中1 位启动位，8 位数据位，1 位停止位。模块发送的数据由PC 端的串口调试助手接收，要求能发送数字和中文（一首古诗，在FPGA内采用ROM 的方式存储中文内码），并能进行切换。模块接收PC 端串口调试助手发送的16 进制数据，可按10 进制方式显示到LED 上。-Asynchronous full-duplex serial communi
<王婷> 在 2025-02-04 上传 | 大小：2.72mb | 下载：0

[VHDL编程] fpga_dsp_simple

说明：dsp和fpag通信的测试程序，包含整个工程和signaltap测试信号。-the the dsp and fpag communications test procedures, including the entire the engineering and signaltap test signal.
<20078934> 在 2025-02-04 上传 | 大小：5.2mb | 下载：0

[VHDL编程] hanshufashengqi

说明：设计一个函数发生器，用VHDL语言实现。可以实现正弦、余弦等多种函数的波形-Design a function generator using VHDL. You can achieve a variety of functions such as sine, cosine waveform
<王婷> 在 2025-02-04 上传 | 大小：4.42mb | 下载：0