[VHDL编程] I2C核的设计

说明：

一个基于Verilog 的I2C总线的设计，希望对大家有用

<ypk03041306> 在 2008-11-29 上传 | 大小：17.9kb | 下载：3

[VHDL编程] 一种时钟程序

说明：一种基于VHDL的超级简单的时钟程序
<ouping@yahoo.cn> 在 2009-03-26 上传 | 大小：29.36kb | 下载：4

[VHDL编程] 5分频、移相VHDL程序

说明：有两端VHDL程序，5分频的和分频移相的，希望大家用的上
<chenzj.cash@163.com> 在 2009-03-23 上传 | 大小：1kb | 下载：4

[VHDL编程] FFT的FPGA实现

说明：快速傅里叶变换的FPGA实现
<471512024@qq.com> 在 2009-03-23 上传 | 大小：13.88mb | 下载：3

[VHDL编程] EnDatlightversion

说明：海德汉绝对值编码器的ENDAT2.2协议代码，用于编码器数据的解码，然后把得到的数据传送给DSP处理，我们公司用于高精度伺服驱动器上。-Heidenhain encoder absolute agreement ENDAT2.2 code encoder data for decoding the data and then transmitted to the DSP processing, our company for high-
<王中超> 在 2024-12-22 上传 | 大小：27kb | 下载：4

[VHDL编程] verilogfile

说明：设计一个同步FIFO，该FIFO 深度为16，每个存储单元的宽度为8 位，要求产生FIFO 为 空、满、半满、溢出标志。请采用可综合的代码风格进行编程。-16*8bit fifo
<James> 在 2024-12-22 上传 | 大小：2kb | 下载：4

[VHDL编程] hi-3593_v-rev-a

说明：arinc429通信驱动文件，用于429通信-arinc429 communication driver files for 429 communications
<张雪海> 在 2024-12-22 上传 | 大小：121kb | 下载：4

[VHDL编程] FIR_dida

说明：自己写的FIR滤波器设计，verilog语言写的，很好用-Write your own FIR filter design, verilog language, easy to use
<chenshuo> 在 2024-12-22 上传 | 大小：1.43mb | 下载：5

[VHDL编程] ALU

说明：ALU模块-ALU module
<唐海峰> 在 2024-12-22 上传 | 大小：563kb | 下载：4

[VHDL编程] PC-CFR

说明：采用matlab simulink编写的消峰参考设计，可以直接生成verilog代码。消峰主要用于降低无线信号的峰均比，提高功放效率。-Clipping prepared using matlab simulink reference design, you can generate verilog code directly. Consumers peak mainly used to reduce radio signal PAR,
<> 在 2024-12-22 上传 | 大小：2.49mb | 下载：5

[VHDL编程] 现有16位寄存器。初始值为0

说明：现有16位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位，并且将输入的数据data_in作为寄存器的最低位，寄存器原来的最高位将被丢弃。要求每个周期实时输出该16位寄存器对7求余的余数data_out[20]。(Existing 16 bit register. The initial value is 0. The value of each clock cycle register will shift 1 bit to th
<echokiii> 在 2024-12-22 上传 | 大小：447kb | 下载：4

[VHDL编程] 用Verilog做的SD卡控制器(有详细的注释)

说明：SDIO 接口，实现SD卡的控制器功能，带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail descr iption.)
<一步一步> 在 2024-12-22 上传 | 大小：5kb | 下载：4