[VHDL编程] mea_word

说明：自己编的处理器verilog源码，实现了8位处理器的功能，包含流水线-mcu verilog
<王彬> 在 2025-02-04 上传 | 大小：121kb | 下载：0

[VHDL编程] Timer

说明：Verilog编写的多功能秒表，Quartus仿真及硬件测试通过。-Verilog prepared by the multi-function stopwatch, Quartus simulation and hardware testing through.
<styx> 在 2025-02-04 上传 | 大小：1.61mb | 下载：0

[VHDL编程] AESzuihou

说明：在赛灵思软件ISE上实现的ＡＥＳ加解密算法，并且在ＭＯＤＥＬＳＩＭ上仿真。希望对你有所帮助-The Xilinx software ISE AES encryption and decryption algorithms, and simulation MODELSIM on. I hope for your help
<杨俊明> 在 2025-02-04 上传 | 大小：79kb | 下载：0

[VHDL编程] Verilog-codes-for-common-use

说明：包含了几乎所有常用的Verilog的代码，方便所有初学者学习-It includes most codes of Verilog for common use and it is convenient for green hands
<chenkun> 在 2025-02-04 上传 | 大小：67kb | 下载：0

[VHDL编程] verilog--serial-port-communication

说明：自己看了很多材料以后，精心整理的串口通信实验原理和指导，在网上找了很多代码，大部分因为没有很好的注释，看起来很头疼，于是自己写了一份，附带详细的注释，在modelsim仿真器上已经得到验证，现在传上来，仅供参考。-verilog codes for serial port communication
<chenkun> 在 2025-02-04 上传 | 大小：137kb | 下载：0

[VHDL编程] FPGA-port_Verilog_HDL

说明：CY7C68013与FPGA接口的Verilog HDL实现，经过本人实验检验过的，-CY7C68013 and FPGA interface Verilog HDL realize the experiment after I test
<chenkun> 在 2025-02-04 上传 | 大小：180kb | 下载：0

[VHDL编程] Berlekampalgorithm_Verilog_hdl

说明：RS编码器是Reed Solomon编码器的简称，它是目前最有效、应用最广泛的差错控制编码方法之一。-The RS encoder Reed Solomon encoder referred, it is the most effective, the most widely used error control coding method one.
<chenkun> 在 2025-02-04 上传 | 大小：26kb | 下载：0

[VHDL编程] asynchronous-FIFO-verilog

说明：FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单-FIFO is an abbreviation of the English First In First Out, is a first-in, first-out data buffer, the difference between him and ordinary memory
<chenkun> 在 2025-02-04 上传 | 大小：14kb | 下载：0

[VHDL编程] DECODER416

说明：4-16 译码器（4 输入16 输出译码器）-4-16 decoder (4-bit input 16-bit output decoder)
<cry> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_lcd

说明：基于FPGA的UART通信，并用LCD(1602)显示通讯状态和通讯的数据。通过在ALTERA公司生产的DE2-115开发板上运行，证明此程序稳定可靠。时钟为50MHz，语言为VHDL,状态机。-FPGA-based UART communication, and LCD (1602) show the communication status and data communications. DE2-115 development b
<jiazhaorong> 在 2025-02-04 上传 | 大小：6.14mb | 下载：0

[VHDL编程] edashuzipinlvji

说明：EDA/VHDL数字频率计，可编程逻辑门阵列，EDA课程设计-EDA/VHDL digital frequency meter, programmable logic gate array, EDA curriculum design
<acuarela> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] CopperHoleTest3.17

说明：一个简单的状态机，用来实现一个操作流程和8段码的显示及老化控制-A simple state machine, used to implement the display of an operation process, and 8 code
<allen> 在 2025-02-04 上传 | 大小：3.98mb | 下载：0