[VHDL编程] DE2_WEB

说明：用DE2板子实现的音频分析器,需要安装quartus2,硬件需要DE2的板子-DE2 board using the Audio Analyzer realize the need to install quartus2, the hardware needs of the DE2 board
<任迎> 在 2024-12-29 上传 | 大小：8.23mb | 下载：1

[VHDL编程] camera.tar

说明：摄像头的硬件函数，ip核，用于xilinx公司的virtex4 fpga-Camera
<惠普> 在 2024-12-29 上传 | 大小：407kb | 下载：1

[VHDL编程] hdl

说明：用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制-Using Verilog languages realize NAND Flash block to control access as well as the synchronization FIFO control
<刘义春> 在 2024-12-29 上传 | 大小：6kb | 下载：1

[VHDL编程] VGA_test50m

说明：利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出-Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen
<ZXQ> 在 2024-12-29 上传 | 大小：225kb | 下载：1

[VHDL编程] lift_code_verilog

说明：实现一个4层楼的单电梯控制系统。门可以自动开关也可以手动开关。代码可综合，无多驱动现象。-Realize a 4-story single-elevator control system. Door can automatically switch can also manually switch. Code can be integrated, no more than drive the phenomenon.
<幻婳> 在 2024-12-29 上传 | 大小：3kb | 下载：1

[VHDL编程] step_motor

说明：本程序设计一个基于FPGA的4相步进电机定位控制系统。由步进电机方向设定电路模块、步进电机步进移动与定位控制模块和编码输出模块构成。前两个模块完成电机旋转方向设定，激磁方式设定和定位角度的换算等工作，后一个模块用于对换算后的角度量编码输出。-This procedure to design an FPGA-based 4-phase stepper motor positioning control system. Direction
<yato_logo> 在 2024-12-29 上传 | 大小：162kb | 下载：1

[VHDL编程] TLC7524jiekoudianlu

说明：本例为TLC7524接口电路VHDL原程序-Example for the TLC7524 interface circuit VHDL original procedure
<liujingyang> 在 2024-12-29 上传 | 大小：4kb | 下载：1

[VHDL编程] mc8051

说明：可在FPGA上运行的8051 IP core,是学习FPGA及SPOC的好资料。-FPGA can be run on 8051 IP core, is to learn from FPGA and SPOC good information.
<ygl> 在 2024-12-29 上传 | 大小：385kb | 下载：1

[VHDL编程] SRAM_16Bit_512K

说明：一个sram的源码程序，它是256kbx16bit的sram-An SRAM of the source program, it is the SRAM 256kbx16bit
<chenyizhong> 在 2024-12-29 上传 | 大小：11kb | 下载：1

[VHDL编程] BLDCM

说明：verlog hdl无刷电机控制程序,已在modelsim仿真-verlog hdl brushless motor control procedures have been in ModelSim Simulation
<李军> 在 2024-12-29 上传 | 大小：195kb | 下载：1

[VHDL编程] fifo

说明：用双端口ram实现异步fifo，采用格雷码，避免产生毛刺。-Using dual-port ram realize asynchronous fifo, the use of Gray code, avoiding the production of burr.
<shili> 在 2024-12-29 上传 | 大小：1kb | 下载：1

[VHDL编程] FPGA-DPLL

说明：基于FPGA实现的一种新型数字锁相环-FPGA-based realization of a new type of digital phase-locked loop
<lixu> 在 2024-12-29 上传 | 大小：177kb | 下载：1