[VHDL编程] CAN_IP

说明：这是CAN总线控制器的IP核，源码是由Verilog HDL编写的。其硬件结构与SJA1000类似，满足CAN2.0B协议。-This is a IP core of the CAN bus controller written by the Verilog HDL. whose structure is similar with SJA1000,supporting the protocol of CAN2.0B.
<普林斯> 在 2024-12-28 上传 | 大小：60kb | 下载：1

[VHDL编程] verilog

说明：vhdl学习资料 清华大学信息学院课件 绝对值得下载-Tsinghua University, studying information vhdl Institute information is worth courseware download
<wade> 在 2024-12-28 上传 | 大小：771kb | 下载：1

[VHDL编程] dsp-builder-7.2-crack

说明：5款altera的FPGA开发板原理图，详细介绍了板子的构成及功能-Altera paragraph 5 of the FPGA development board schematics, detailed information on the composition and functions of board
<张建> 在 2024-12-28 上传 | 大小：5kb | 下载：1

[VHDL编程] canbus

说明：CAN通信协议的硬件描述语言代码，用于FPGA的总线接口控制器开发-CAN communication protocol of the hardware descr iption language code for the FPGA bus interface controller development
<shigengxin> 在 2024-12-28 上传 | 大小：842kb | 下载：1

[VHDL编程] abs_code

说明：这是用CPLD开发的读取绝对式编码器反馈的信号的代码，读取电机的转子的绝对位置和判断转动方向对于电机控制很实用。-This is read by the CPLD Development absolute encoder feedback signal to the code, read the motor' s rotor position and to determine the absolute direction of r
<dengzhaoyun> 在 2024-12-28 上传 | 大小：1.53mb | 下载：1

[VHDL编程] softdrink

说明：自动售货机实现，采用VERILOG语言编写源码，与大家分享，共大家参考-Vending machine implementation, the use of language VERILOG source to share with you a total of U.S. reference
<wangdali> 在 2024-12-28 上传 | 大小：1kb | 下载：1

[VHDL编程] Shifter

说明：这是一个用vHDL语言实现的移位器，可以实现移位功能-This is the design of an shifter using vhdl
<maxpayne> 在 2024-12-28 上传 | 大小：180kb | 下载：1

[VHDL编程] paobiao

说明：一个基于FPGA的数字跑表系统的设计，最小单位是百分表位。采用十进制进位。-FPGA-based digital stopwatch system design, the smallest unit is a digital dial indicator. Binary using the metric system.
<jyb> 在 2024-12-28 上传 | 大小：43kb | 下载：1

[VHDL编程] Time

说明：24小时时钟设计程序，含有时，分，秒的电路设计，基于VHDL语言，用Quartus 2程序实现。-24-hour clock design process, with hour, minute, second circuit design, based on the VHDL language, using Quartus 2 program.
<张苏昕> 在 2024-12-28 上传 | 大小：374kb | 下载：1

[VHDL编程] lpc

说明：LPC总线从设备的verilog设计,包含状态机和中断功能。-verilog code for LPC device
<饶进平> 在 2024-12-28 上传 | 大小：5kb | 下载：1

[VHDL编程] FPGA-DE1-PACMAN

说明：Pacman 4 DE1-FPGA-Board
<bert1970> 在 2024-12-28 上传 | 大小：921kb | 下载：1

[VHDL编程] VHDL-RS422

说明：rs422协议的通讯程序.做一些简单改动即可以移植到各种环境。-rs422
<sun> 在 2024-12-28 上传 | 大小：1.54mb | 下载：1