[VHDL编程] PS2

说明：基于EPM1270的PS2键盘鼠标驱动源码Verilog-Based on the EPM1270 the PS2 keyboard and mouse-driven Verilog source
<cx> 在 2024-10-06 上传 | 大小：479232 | 下载：1

[VHDL编程] VCchuankou

说明：verilog ADPLL file with testbench
<xgh> 在 2024-10-06 上传 | 大小：206848 | 下载：1

[VHDL编程] FPGAdezizhixingSPWMboChengXu

说明：基于FPGA的自治型SPWM波形发生器的设计！正弦脉宽调制（SPWM）技术在以电压源逆变电路为核心的电力电子装置中有着广泛的应用，如何产生SPWM脉冲序列及其实现手段是PWM技术的关键。大家共同探讨哈！-FPGA based SPWM autonomy-based waveform generator design! Sinusoidal pulse width modulation (SPWM) technology in the v
<小喻> 在 2024-10-06 上传 | 大小：4096 | 下载：1

[VHDL编程] freq

说明：智能频率计 1. 频率测量范围为1Hz~1MHz 2. 当频率在1KHz以下时采用测周方法 其它情　　 　　况采用测频方法.二者之间自动转换 3. 测量结果显示在数码管上,单位可以是Hz（Ｈ）、　 　　KHz（ＡＨ）或MHz（ＢＨ）。 ４. 测量过程不显示数据，待测量结果结束后，直接显示结果。 -Intelligent frequency meter 1. Frequency measurement
<谭超> 在 2024-10-06 上传 | 大小：238592 | 下载：1

[VHDL编程] adder_32

说明：超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器-CLA is usually necessary for digital design, the procedure for 32-bit CLA
<zhaohongliang> 在 2024-10-06 上传 | 大小：1024 | 下载：1

[VHDL编程] 16_FIR

说明：16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！-16-order FIR filter- this design language VERILOG HDL serial DA algorithm limited frequency response of 16-order filter!
<yuming > 在 2024-10-06 上传 | 大小：799744 | 下载：1

[VHDL编程] onchip_memory_0

说明：在线仿真调试的存储器代码，可在ISE或quartus下完成调试-Online simulation of the memory debugging code can be accomplished under the ISE or Quartus debugging
<> 在 2024-10-06 上传 | 大小：1024 | 下载：1

[VHDL编程] alu_16

说明：三种16位整数运算器的ALU设计方法，调用库函数74181（4位ALU），组成串行16位运算器。(用74181的正逻辑) B．调用库函数74181和74182，组成提前进位16位运算器。(用74181的正逻辑) 注意：调74181库设计，加进位是“0”有效，减借位是“1”有效，所以最高位进位或借位标志寄存器要统一调整到高有效 C．用always @，case方式描述16位运算器。-Three 16-bit integer
<yifang> 在 2024-10-06 上传 | 大小：1024 | 下载：1

[VHDL编程] ARM7_verilog

说明：arm 7 verilog code used setup soc
<chen> 在 2024-10-06 上传 | 大小：62464 | 下载：1

[VHDL编程] mp3_decoder

说明：MP3解码的VHDL实现，包括霍夫曼解码等-VHDL realization of MP3 decoding, including Huffman decoding
<asa> 在 2024-10-06 上传 | 大小：33792 | 下载：1

[VHDL编程] ISPLEVER

说明：ispLEVER是LATTICE的CPLD、FPGA继承开发环境，ISPLEVER许可文件--ISPLEVER6.0-7.1的注册机-ispLEVER is LATTICE of CPLD, FPGA development environment succession, ISPLEVER license file- ISPLEVER6 .0-7.1 the Zhuceji
<陈荣> 在 2024-10-06 上传 | 大小：271360 | 下载：1

[VHDL编程] 8253

说明：With realize based on the FPGA programmable timer counter 8253 designs -With realize based on the FPGA programmable timer counter 8253 designs
<靖书磊> 在 2024-10-06 上传 | 大小：7168 | 下载：1