资源列表

« 1 2 ... .21 .22 .23 .24 .25 4226.27 .28 .29 .30 .31 ... 4311 »

[VHDL编程rs-codec-8-16

说明:RS[255,223]纠错码verilog源码,包含编码和解码模块,以及testbench等。-Verilog source code for RS[255,223] encoder and decoder, with testbench included.
<饶进平> 在 2024-11-09 上传 | 大小:27kb | 下载:1

[VHDL编程jisuanqi

说明:用VHDL语言实现通用计算器设计,MUXPLUS2软件仿真验证-Implementation using VHDL language design generic calculator, MUXPLUS2 software simulation to verify
<DAVID> 在 2024-11-09 上传 | 大小:1.02mb | 下载:1

[VHDL编程dianti

说明:基于verilog的智能电梯代码,能实现6层电梯的运行-Verilog-based intelligent elevator code, can achieve 6-storey elevator running
<陈培> 在 2024-11-09 上传 | 大小:73kb | 下载:1

[VHDL编程07_SMP8634_IBIS_rev10_released

说明:高清多媒体播放器芯片smp8634的ibis仿真模型-High-Definition Multimedia Player The SMP8634 chip of ibis simulation model
<江海之舟> 在 2024-11-09 上传 | 大小:82kb | 下载:1

[VHDL编程mdio-md

说明:目前以太网PHY芯片是通过总线MDC/MDIO,但是基本上是通过MAC芯片直接管理的,本代码实现了通过FPGA管理PHY。即由FPGA完成MII管理-At present, Ethernet PHY chip through the bus MDC/MDIO, but basically through the direct management of MAC chip, the code through the FPGA implem
<leon> 在 2024-11-09 上传 | 大小:2kb | 下载:1

[VHDL编程FSKmodulationanddemodulation

说明:FSK调制与解调,整个设计基于ALTERA公司的QuartusⅡ开发平台,并用Cyclone系列FPGA实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点,符合未来通信技术设计的方向。-FSK modulation and demodulation, the entire design is based on ALTERA' s development platform Quartus Ⅱ,
<张继峰> 在 2024-11-09 上传 | 大小:562kb | 下载:1

[VHDL编程FPGA_radar

说明:优秀硕士论文,基于FPGA的雷达信号模拟器设计,对学FPGA的,特别是学雷达的同学有很好的参考价值-Outstanding master s thesis, based on radar signal simulator FPGA design, FPGA-on study, in particular the study of radar has a good reference Student Value
<zhang> 在 2024-11-09 上传 | 大小:732kb | 下载:1

[VHDL编程qiangdaqi

说明:用verilog编写的抢答器,当主持人宣布“开始比赛”,系统初始化,选手进入“抢答状态”。当某一选手首先按下抢答开关时,相应的指示灯亮,此时抢答器不再接受其他输入信号。电路具有累计分控制(分别用4个4位选手的积分——十六进制数),由主持人控制“加分”。“加分”加分完毕,开始下一轮抢答。电路还可以设有回答问题时间控制。 -Answer using Verilog prepared, and when the host announce
<> 在 2024-11-09 上传 | 大小:1.05mb | 下载:1

[VHDL编程DS18b20VHDL

说明:自己写的一个测温元件(ds18b20)的驱动程序,这是一个完整的读出温度VHDL程序,并且包含ds18b20的中英文参考资料-Writing their own, a temperature measurement device (ds18b20) the driver, when a complete read out the temperature of VHDL procedures and contains reference
<xxz> 在 2024-11-09 上传 | 大小:2.13mb | 下载:1

[VHDL编程LVDS_DDR_List_FPGA2

说明:FPGA芯片与ADI公司的AD9779之间的通信,总共有四个通道,68对LVDS,采样时钟是122.88MHz-FPGA chips ADI' s AD9779 and communication between, a total of four channels, 68 pairs of LVDS, the sampling clock is 122.88MHz
<linpingping> 在 2024-11-09 上传 | 大小:790kb | 下载:1

[VHDL编程check

说明:用Verilog实现的序列检测器,可以检测出任意规定序列-Verilog implementation using the sequence detector
<huhahuha> 在 2024-11-09 上传 | 大小:3kb | 下载:1

[VHDL编程autoseller

说明:自动售饮料机。用vhdl变写的自动售物品的程序。-Beverage vending machine. Writing vhdl variable with automatic procedures for the sale of goods.
<朱宏亮> 在 2024-11-09 上传 | 大小:129kb | 下载:1
« 1 2 ... .21 .22 .23 .24 .25 4226.27 .28 .29 .30 .31 ... 4311 »

源码中国 www.ymcn.org