[VHDL编程] lift_code_verilog

说明：实现一个4层楼的单电梯控制系统。门可以自动开关也可以手动开关。代码可综合，无多驱动现象。-Realize a 4-story single-elevator control system. Door can automatically switch can also manually switch. Code can be integrated, no more than drive the phenomenon.
<幻婳> 在 2024-10-06 上传 | 大小：3072 | 下载：1

[VHDL编程] step_motor

说明：本程序设计一个基于FPGA的4相步进电机定位控制系统。由步进电机方向设定电路模块、步进电机步进移动与定位控制模块和编码输出模块构成。前两个模块完成电机旋转方向设定，激磁方式设定和定位角度的换算等工作，后一个模块用于对换算后的角度量编码输出。-This procedure to design an FPGA-based 4-phase stepper motor positioning control system. Direction
<yato_logo> 在 2024-10-06 上传 | 大小：165888 | 下载：1

[VHDL编程] TLC7524jiekoudianlu

说明：本例为TLC7524接口电路VHDL原程序-Example for the TLC7524 interface circuit VHDL original procedure
<liujingyang> 在 2024-10-06 上传 | 大小：4096 | 下载：1

[VHDL编程] mc8051

说明：可在FPGA上运行的8051 IP core,是学习FPGA及SPOC的好资料。-FPGA can be run on 8051 IP core, is to learn from FPGA and SPOC good information.
<ygl> 在 2024-10-06 上传 | 大小：394240 | 下载：1

[VHDL编程] SRAM_16Bit_512K

说明：一个sram的源码程序，它是256kbx16bit的sram-An SRAM of the source program, it is the SRAM 256kbx16bit
<chenyizhong> 在 2024-10-06 上传 | 大小：11264 | 下载：1

[VHDL编程] BLDCM

说明：verlog hdl无刷电机控制程序,已在modelsim仿真-verlog hdl brushless motor control procedures have been in ModelSim Simulation
<李军> 在 2024-10-06 上传 | 大小：199680 | 下载：1

[VHDL编程] fifo

说明：用双端口ram实现异步fifo，采用格雷码，避免产生毛刺。-Using dual-port ram realize asynchronous fifo, the use of Gray code, avoiding the production of burr.
<shili> 在 2024-10-06 上传 | 大小：1024 | 下载：1

[VHDL编程] FPGA-DPLL

说明：基于FPGA实现的一种新型数字锁相环-FPGA-based realization of a new type of digital phase-locked loop
<lixu> 在 2024-10-06 上传 | 大小：181248 | 下载：1

[VHDL编程] C8051

说明：VHDL版的C8051核(C8051).evatronix公司的IP核-VHDL version of the C8051 core (C8051). Evatronix company s IP core
<> 在 2024-10-06 上传 | 大小：739328 | 下载：1

[VHDL编程] H.264_VHDL

说明：VHDL语言实现H.264的opencore，内涵说明文档、源码和文献等资料。 -VHDL language H.264 realize the opencore, meaning that documents, information such as source code and documentation.
<Jimmy Huang> 在 2024-10-06 上传 | 大小：3350528 | 下载：1

[VHDL编程] stbc.tar

说明：stbc空时编码源码，非常好的程序。verilog程序-STBC Space-Time Coding Source, very good program. Verilog program
<blizzard> 在 2024-10-06 上传 | 大小：9216 | 下载：1

[VHDL编程] EDA

说明：数字钟的实现 FPGA上运行 VHDL编写-Digital clock running on the FPGA to achieve the preparation of VHDL
<周蕾> 在 2024-10-06 上传 | 大小：17139712 | 下载：1