[VHDL编程] VLSIrtl_spi

说明：verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.-Verilog language to write the SPI interface, all synchronous design, low gate count. it is very easy to use embedded design programs.
<citybus> 在 2024-10-06 上传 | 大小：46080 | 下载：0

[VHDL编程] GenericInterruptBlock

说明：VHDL语言编写的中断模块,是个一般性的设计,可以很容易修改到你自己的设计中去.-VHDL modules prepared by the interruption, is a general design, it is very easy to change your own design.
<citybus> 在 2024-10-06 上传 | 大小：5120 | 下载：0

[VHDL编程] vhdlsynth_fft

说明：FFT的VHDL源代码的实现与仿真结果，经过FPGA源型机验证，已通过-FFT VHDL source code and the realization of simulation results, after FPGA source aircraft certification, have passed
<> 在 2024-10-06 上传 | 大小：62464 | 下载：0

[VHDL编程] ssram.tar

说明：implemention of ssran in VHDL
<> 在 2024-10-06 上传 | 大小：2048 | 下载：0

[VHDL编程] usb_funct.tar

说明：usb_funct is used for usb with 400MHZ.-usb_funct is used for usb with 400MHz.
<> 在 2024-10-06 上传 | 大小：197632 | 下载：0

[VHDL编程] jpeg.tar

说明：JPEG is used for visual telephone and digital camera.-JPEG is used for visual digit telephone and al camera.
<> 在 2024-10-06 上传 | 大小：3416064 | 下载：0

[VHDL编程] binary_to_bcd.tar

说明：binary_to_bcd is used for translating from binare to bcd.-binary_to_bcd is used for translating fro m binare to bcd.
<> 在 2024-10-06 上传 | 大小：45056 | 下载：0

[VHDL编程] cpld-download-cable-tuzi

说明：cpld下载电缆的详细图纸及说明，244实现，稳定，速度不错。-cpld download cable detailed drawings and descr iptions, 244 realization, stable, good speed.
<mengzi> 在 2024-10-06 上传 | 大小：4285440 | 下载：0

[VHDL编程] detector

说明：
<123> 在 2024-10-06 上传 | 大小：5120 | 下载：0

[VHDL编程] fdpll

说明：简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果， 而且可以参数化配置pll的级数。-simple configurable dpll VHDL code. Clock Recovery for the jitter filtering is a very good result, but can pll configuration parameters of the series.
<陈德炜> 在 2024-10-06 上传 | 大小：2048 | 下载：0

[VHDL编程] vhdll

说明：输入为8421BCD码，输出为8421BCD码。 程序中自动对输入进行转换，将8421BCD转换成余3码，然后采用修正函数实现加法，并且利用程序将加法结果转换成8421BCD码进行输出，且输出转换前后的中间结果。 -8421BCD code input and output for 8421BCD yards. Procedures for automatic input conversion, will be converte
<oy> 在 2024-10-06 上传 | 大小：43008 | 下载：0

[VHDL编程] FPGA_LMS

说明：VHDL写的LMS算法程序。利用本地正弦信号，根据LMS算法对输入信号进行跟踪。用以产生和输入信号同频同相的本地信号。-VHDL LMS algorithm written procedures. The use of local sinusoidal signal, according to the LMS algorithm for tracking the input signal. Used to produce and the
<黄鹤> 在 2024-10-06 上传 | 大小：270336 | 下载：1