[VHDL编程] pipelined_fft_64-master

说明：Pipelined FFT/IFFT 64 points (Fast Fourier Transform) IP Core User Manual
<Ethan12> 在 2024-10-06 上传 | 大小：100352 | 下载：0

[VHDL编程] SDRAM

说明：基于fpga与verilog语言的的sdram读写(SDRAM reading and writing based on FPGA and Verilog language)
<司王星> 在 2024-10-06 上传 | 大小：6144 | 下载：0

[VHDL编程] PMD

说明：跑马灯和状态机的结合，利用状态机控制灯的各种状态的切换与闪烁(Switching and scintillation of various states using a state machine to control the light)
<zbsy> 在 2024-10-06 上传 | 大小：531456 | 下载：0

[VHDL编程] 28_adda_test

说明：在Quartus平台上，完成了AD、DA的Verilog实现，测试结果准确。(Use Verilog to realize the function of AD and DA)
<平民> 在 2024-10-06 上传 | 大小：8151040 | 下载：0

[VHDL编程] 03my_mux

说明：器件EP4CE6F22C8N2选一数据选择器(Choose device EP4CE6F22C8N2 data selector)
<qing wang> 在 2024-10-06 上传 | 大小：69632 | 下载：0

[VHDL编程] 04my_decode

说明：器件EP4CE6F22C8N 2-4译码器译码器(Device EP4CE6F22C8N 2-4 decoder decoder)
<qing wang> 在 2024-10-06 上传 | 大小：68608 | 下载：0

[VHDL编程] PAL25fps

说明：标准pal制式显示 768*576，25hz(PAL code Standard pal mode displays 768*576, 25Hz)
<lhzh7> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] module demultiplexer1

说明：Verilog code for demultiplexer
<maz1> 在 2024-10-06 上传 | 大小：9216 | 下载：0

[VHDL编程] Module fulladder1

说明：Module full adder behavioral modelling
<maz1> 在 2024-10-06 上传 | 大小：9216 | 下载：0

[VHDL编程] Program of 4 to 2 Encoder

说明：Verilog code for encoder
<maz1> 在 2024-10-06 上传 | 大小：9216 | 下载：0

[VHDL编程] Program of 2 to 4 Decoder

说明：Verilog code for decoder
<maz1> 在 2024-10-06 上传 | 大小：9216 | 下载：0

[VHDL编程] DDS

说明：DDS直接数字合成器，里面包含相关的顶层文件，加法器，D触发器，mif文件(DDS direct digital synthesizer, which contains related top layer files, adder, D trigger, MIF file)
<Alexander_凡> 在 2024-10-06 上传 | 大小：4638720 | 下载：0