[VHDL编程] mustafaokanyolcakar

说明：divide-and-conquer algorithm for finding the position of the largest element in an array
<okanijerya > 在 2024-10-06 上传 | 大小：949248 | 下载：0

[VHDL编程] sim

说明：调试bcm5396，写入和读取内部寄存器功能。功能验证可以用(Debug bcm5396, write and read the internal register function. Functional validation can be used)
<qoduliag > 在 2024-10-06 上传 | 大小：2048 | 下载：0

[VHDL编程] nokia ring tone RTLL

说明：Nokia ringtones 8051
<CarlosORION > 在 2024-10-06 上传 | 大小：15360 | 下载：0

[VHDL编程] yii-account-module-master (1)

说明：mkjhkjh kjhjkhjkhk kjhkjh kjhkj
<attari > 在 2024-10-06 上传 | 大小：15360 | 下载：0

[VHDL编程] uart_latest.tar

说明：UART的VHDL建模代码，是一个标准的IP核(UART's VHDL modeling code is a standard IP core)
<scenic_lee > 在 2024-10-06 上传 | 大小：9216 | 下载：0

[VHDL编程] HardwareDesignAndModeling

说明：instruction vhdl persian
<salar395 > 在 2024-10-06 上传 | 大小：2156544 | 下载：0

[VHDL编程] xsym

说明：数码管显示,试用于初学者的源代码。希望通过(The digital tube displays the source code of the beginner. Hope to pass through)
<额还吐 > 在 2024-10-06 上传 | 大小：114688 | 下载：0

[VHDL编程] key_led

说明：led verilog语言控制 使用quartus的简单实现(led ctrl it's easy)
<醉枫染墨 > 在 2024-10-06 上传 | 大小：206848 | 下载：0

[VHDL编程] clock

说明：数字时钟，用VHDL语言设计，能调时间，整点响铃(Digital clock, designed in VHDL language, can adjust the time, the whole bell ring)
<liujhliujp81 > 在 2024-10-06 上传 | 大小：137216 | 下载：0

[VHDL编程] lab1

说明：在vivado上测试通过的fpga流水灯(Test the passing FPGA flow lamp on vivado)
<小晰 > 在 2024-10-06 上传 | 大小：2048 | 下载：0

[VHDL编程] lab3

说明：在vivado上测试通过的fpga分频器(FPGA frequency divider tested on vivado)
<小晰 > 在 2024-10-06 上传 | 大小：3072 | 下载：0

[VHDL编程] lab4

说明：在vivado上测试通过的fpga滤波器(Test the FPGA filter passed on vivado)
<小晰 > 在 2024-10-06 上传 | 大小：4096 | 下载：0