说明:一个经典的fifo的Verilog工程实例,相信对初学者会有一定的帮助。-A classic instance of fifo Verilog project, I believe there will be some help for beginners. <Carl> 在 2024-10-06 上传
| 大小:1024 | 下载:0
说明:自己编的一个检测信号上升沿后处理,并延时分频处理的程序,已经仿真成功。-A rising edge detection signal own series of post-processing, and handling delay procedure divide has been successful simulation. <狄正飞> 在 2024-10-06 上传
| 大小:1024 | 下载:0