[VHDL编程] sign_det

说明：此程序为符号检测的VHDL程序，用于检测输入数据的最高位符号。-This program is a symbol detection VHDL program for detecting the most significant bit of input data symbols.
<chenjinhao> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl-code-for-carwash

说明：automatic car wash system using verilog hdl where car moves from one state to another state for washing based on time intervel
<soumith smith> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] Reg_4bit

说明：Uploaded code to design 4 bit register.
<Ali> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：Adder vhdl code 8bit from a project i did last week
<kazax> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] comparator

说明：32bit comparator code vhdl from an old project
<kazax> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] Fitter

说明：32bit fitter vhdl code from an old project
<kazax> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] fp_adder

说明：FP affer 32bit vhdl code from an old project
<kazax> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] simple_ram

说明：the file about simple ram by VHDL code
<pham> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：vhdl adder full adder for basic tutorial
<Ranjeet> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：一个经典的fifo的Verilog工程实例，相信对初学者会有一定的帮助。-A classic instance of fifo Verilog project, I believe there will be some help for beginners.
<Carl> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] test

说明：自己编的一个检测信号上升沿后处理，并延时分频处理的程序，已经仿真成功。-A rising edge detection signal own series of post-processing, and handling delay procedure divide has been successful simulation.
<狄正飞> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] ram

说明：vhdl code for simple ram block
<sanket> 在 2025-04-25 上传 | 大小：1kb | 下载：0