资源列表
[VHDL编程] FPGA--TimeQuestREV2.0
说明:FPGA那些事儿--TimeQuest静态时序分析REV2.0,这个不用多说了吧,经典之作,大家多多学习,共同进步~~这个是版本2-FPGA that thing- TimeQuest static timing analysis REV2.0, this goes without saying it, classic, everyone can learn together and progress ~ ~ This is versi<Tom> 在 2025-02-02 上传 | 大小:3.09mb | 下载:0
[VHDL编程] Lab-workbooks
说明:ASIC design using Mentor Graphics tool<Nireekshan> 在 2025-02-02 上传 | 大小:7.57mb | 下载:0
[VHDL编程] Basic_inverter
说明:Inverter full custom design using IC station<Nireekshan> 在 2025-02-02 上传 | 大小:9.54mb | 下载:0
[VHDL编程] micron-lpddr-sdram-lpddr_model
说明:modelsim,micron公司的ddr sdram仿真模型,verilog。-modelsim,micron,ddr sdram simulat module,verilog。<黄志沛> 在 2025-02-02 上传 | 大小:40kb | 下载:0
[VHDL编程] Hardware-Layout-Design-for-DDR2
说明:ddr2的硬件布线设计学习资料-hardware design for ddr2,verilog<黄志沛> 在 2025-02-02 上传 | 大小:526kb | 下载:0
[VHDL编程] DDR2-design-out-of-fpga
说明:FPGA外部的ddr2设计的相关学习资料-off-fpga,ddr design<黄志沛> 在 2025-02-02 上传 | 大小:178kb | 下载:0
[VHDL编程] DDR3design-on-xilinx
说明:在xilinx平台上实现的ddr3的设计,verilog-ddr3,design on xilinx,verilog<黄志沛> 在 2025-02-02 上传 | 大小:8.07mb | 下载:0
[VHDL编程] verilog-ddr-sdram
说明:用verilog实现的ddr sdram控制器-ddr sdram by verilog hdl<黄志沛> 在 2025-02-02 上传 | 大小:735kb | 下载:0
[VHDL编程] Alliance-VLSI-CAD-System-master
说明:Alliance VLSI CAD Design System and Soutce code....include a all RTL2GDSII Flowchart<日向雏田> 在 2025-02-02 上传 | 大小:10.64mb | 下载:0