[VHDL编程] windows-script

说明：在window平台，采用脚本TCL来编译fpga的经典例子。具体的写法，见工程中的ise_flow.bat文件。如果在工作站来处理更块-In the window platform, using classic example TCL scr ipt to compile the fpga. Specific wording, see the project ise_flow.bat file. If the workstation t
<成功> 在 2025-01-23 上传 | 大小：15kb | 下载：0

[VHDL编程] Zed_vga_hdmi_720p

说明：开发板zedboard上的hdmi的显示，采用开发工具ise，熟悉ideo的时序，推荐给大家-Hdmi display board zedboard on using development tools ise, familiar ideo timing and recommend it to everyone
<成功> 在 2025-01-23 上传 | 大小：40kb | 下载：0

[VHDL编程] OLED_on_ZedBoard-master

说明：开发板zedboard上的OLED的控制，采用开发工具ise，熟悉OLED的工作原理，推荐给大家-Control board zedboard on OLED development, the use of development tools ise, familiar OLED works, recommend it to everyone
<成功> 在 2025-01-23 上传 | 大小：77kb | 下载：0

[VHDL编程] Getting-Started-with-HW

说明：采用zedboard、zynq等在matlab的平台上进行硬件协仿真的，文章介绍Getting Started with HW，环境的搭建和调试方式。-Using zedboard, zynq etc. on matlab platform for hardware co-simulation, the article describes the Getting Started with HW, build and debug mode
<成功> 在 2025-01-23 上传 | 大小：2.78mb | 下载：0

[VHDL编程] mbq_ResetUSB

说明：USB controller reset
<Steven> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDL-8-wei-quan-jia-qi

说明：原理图输入法实现8位全加器，内含vhd源码文件和一份word介绍文件，管脚配置已经完成，芯片为EPIK30TCI443-Schematic entry method 8-bit full adder, and a source code file containing the vhd file word descr iption, pin configuration has been completed, the chip is EPI
<> 在 2025-01-23 上传 | 大小：283kb | 下载：0

[VHDL编程] yi-wei-er-jin-zhi-quan-jia-qi

说明：一位二进制全加器的源代码及详细WORD文档，maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-A binary full source code and detailed documentation WORD, maxplus software running, pin has been configured, EP1K30TC144-3
<邱海涛> 在 2025-01-23 上传 | 大小：130kb | 下载：0

[VHDL编程] shu-kong-fen-pin-qi

说明：数控分频器的源代码及详细WORD文档，maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-NC divider source code and detailed documentation WORD, maxplus software running, pin has been configured, the chip is EP1K30TC144-3
<邱海涛> 在 2025-01-23 上传 | 大小：164kb | 下载：0

[VHDL编程] jia-fa-ji-shu-qi

说明：含异步清零和同步使能的加法计数器的源代码，用maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-Asynchronous and synchronous cleared with the addition of the counter enable source code, run the software with maxplus Pin has been configured, the chip is EP1K
<邱海涛> 在 2025-01-23 上传 | 大小：37kb | 下载：0

[VHDL编程] XU-LIE-JIAN-CE-QI

说明：用状态机实现序列检测器的源代码，用maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-State of mind achieved with a sequence detector source code, run the software with maxplus Pin has been configured, the chip is EP1K30TC144-3
<邱海涛> 在 2025-01-23 上传 | 大小：41kb | 下载：0

[VHDL编程] cai-yang-dian-lu-shi-xian-ADC0809

说明：用状态机对ADC0809的采样控制电路的实现的源代码，用maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-State machine to achieve ADC0809 sampling control circuit of the source code, run the software with maxplus Pin has been configured, the chip is EP1K30TC14
<邱海涛> 在 2025-01-23 上传 | 大小：41kb | 下载：0

[VHDL编程] Example9

说明：一个基于FPGA的四位全加器的小程序，输入两个二进制数并计算结果。-An FPGA-based four full adder applet, enter two binary numbers and calculations.
<卢进> 在 2025-01-23 上传 | 大小：138kb | 下载：0