[VHDL编程] 24_LCD12864_DISPLAY

说明：基于altera公司的fpga的lcd12864显示字符汉字的模块，模块接口简单易于复用。-Altera fpga-based company s lcd12864 display kanji character module, the module interface is simple and easy to reuse.
<赵振超> 在 2025-01-23 上传 | 大小：411kb | 下载：0

[VHDL编程] TimingSyn

说明：MIMO_OFDM系统时间同步方法，基于CAZAC序列-MIMO_OFDM system time synchronization method based CAZAC sequence
<路内徐则臣> 在 2025-01-23 上传 | 大小：15kb | 下载：0

[VHDL编程] 86.usb-blaster-win7

说明：ALERA的USB blaster 驱动，实测win7 64位系统可用。使用方法：更新驱动指向解压后的文件夹接口-ALERA the USB blaster driver, measured win7 64-bit systems available. Use: Updated file folder after extracting the driver to point interfaces
<fmy> 在 2025-01-23 上传 | 大小：549kb | 下载：0

[VHDL编程] 11122604338152

说明：用FPGA驱动LCD显示的VHDL程序，URAT VHDL程序与仿真-Driven LCD display with FPGA VHDL program
<陈琳> 在 2025-01-23 上传 | 大小：5kb | 下载：0

[VHDL编程] 21d_ask_tz

说明：数字信号形式实现模拟2ASK的调制解调功能（模拟信号抽样量化以正弦波载波形式输出）-2ASK digital signal form of analog modulation and demodulation functions (quantized analog output signal is sampled in the form of a sine wave carrier)
<张健> 在 2025-01-23 上传 | 大小：3.77mb | 下载：0

[VHDL编程] 2FSK_tiaozhi

说明：自己写的一个队2FSK模拟调制的程序（一正弦载波形式输出，抽样量化了），绝对跑得出-To write a team 2FSK analog modulation procedures (a sinusoidal carrier in the form of output, sampling quantified), definitely run out
<张健> 在 2025-01-23 上传 | 大小：491kb | 下载：0

[VHDL编程] 8-bit-RISC_CPU

说明：8位RISC_CPU设计的verilog源码以及工程文件、测试数据文件。在modelsim 10.1d下验证成功，打开工程文件即可使用。-8 RISC_CPU design verilog source code and project files, test data files. In modelsim 10.1d validation is successful, open the project file can be used
<> 在 2025-01-23 上传 | 大小：186kb | 下载：0

[VHDL编程] ov7670

说明：OV7670驱动代码（源码） 只为驱动代码，输出为像素点信号，必须有相应的下层模块才能完全完成对摄像头的控制-OV7670 driver code (source) only for the driver code, the output pixel signal, there must be a corresponding lower module to fully complete camera control
<张安> 在 2025-01-23 上传 | 大小：8kb | 下载：0

[VHDL编程] I2C

说明：I2C控制源码 用于摄像头的信号传输和控制。 在使用时FPGA需要接上上拉电阻否则无效-I2C control source signal transmission and control for the camera. When using the pull-up resistor connected FPGA requires otherwise invalid
<张安> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] watch_dog

说明：看门狗程序设计，使用verilog HDL语言编写-Watchdog program design, using verilog HDL language
<甄红欣> 在 2025-01-23 上传 | 大小：1kb | 下载：0

[VHDL编程] ROCE_PCI_LED

说明：pci9054 上下位机通信下位机代码 -verilog project for the communication between PC and PCI board.
<prz> 在 2025-01-23 上传 | 大小：1.93mb | 下载：0

[VHDL编程] cpu

说明：16位CPU请认真书写上传资料的详细功能、包含内容说明(至少要20个字)。尽量不要让站长把时间都花费在为您-16-bit cpu
<jackielee> 在 2025-01-23 上传 | 大小：3.46mb | 下载：0