说明:一个最基础的23进制加法计数器,学习VHDL一定会遇到的。-One of the most 23 hexadecimal adder based counters, learn VHDL will be encountered. <xixi> 在 2025-01-23 上传
| 大小:1kb | 下载:0
说明:本数字示波器以单片机和FPGA为核心,对采样方式的选择和等效采样技术的实现进行了重点设计,使作品不仅具有实时采样方式,而且采用随机等效采样技术实现了利用实时采样速率为1MHz的ADC进行最大200MHz的等效采样。-The digital oscilloscope and a single-chip FPGA as the core, the choice of the sampling methods and the equivale <chendan> 在 2025-01-23 上传
| 大小:14kb | 下载:0
说明:基于vhdl的频率计控制器模块设计,已经经过调试,可直接调用-Vhdl based on the frequency of the controller module design, debugging has been directly call <郭帅> 在 2025-01-23 上传
| 大小:3kb | 下载:0
说明:基于vhdl的BCD码转ASCII码的设计,已经经过调试,可直接使用-Vhdl code based on the BCD to ASCII code of the design, debugging has been directly used <郭帅> 在 2025-01-23 上传
| 大小:1kb | 下载:0