[VHDL编程] fundamentals-of-digital-logic-with-verilog-design

说明：fundamentals of digital logic with verilog design
<KinKer> 在 2025-03-03 上传 | 大小：5.83mb | 下载：0

[VHDL编程] yi

说明：a）以约 100KSPS 的采样率，连续对直流电压进行 AD 转换，将串行结果转换成并行， 显示在数码管上，测量三个以上电压点，分析 ADC 精度。 b）输入信号为 100Hz、幅度约 4.5V 的正极性正弦信号，用 SignalTap II 逻辑分析 仪分析转换结果。 c）实现单次 AD 转换：每按一次键，自动产生CS和一组时钟完成一次转换，将转换结 果显示在数码管上。 -a) sampling rate
<项馨仪> 在 2025-03-03 上传 | 大小：328kb | 下载：0

[VHDL编程] syn

说明：载波同步的verilog代码，是新手学习同步的最佳选择，值得推荐。-Verilog code carrier synchronization, synchronization is the best choice for novices to learn, it is worth recommending.
<晨雾> 在 2025-03-03 上传 | 大小：155kb | 下载：0

[VHDL编程] iic

说明：verilog语言，iic通信，led显示-verilog language, iic communications, led display
<leandia> 在 2025-03-03 上传 | 大小：188kb | 下载：0

[VHDL编程] johnson

说明：verilog语言,johnson计数器的设计-johnson counter
<leandia> 在 2025-03-03 上传 | 大小：272kb | 下载：0

[VHDL编程] mux

说明：利用velilog语言，进行乘法器的设计-velilog language, multiplier design
<leandia> 在 2025-03-03 上传 | 大小：426kb | 下载：0

[VHDL编程] OR1200PSDRAMPSPIPFLASH

说明：OpenRisc1200的工程，基于ep3c16，内含OR1200核、SDRAM、SPI、FLASH，下载后将ROM压缩包放到D盘解压即可综合-OpenRisc1200 project, based ep3c16, containing OR1200 core, SDRAM, SPI, FLASH, ROM after downloading unzip the compressed package can be integrated
<苏杭> 在 2025-03-03 上传 | 大小：23.08mb | 下载：0

[VHDL编程] or32-uclinux

说明：OR32arm内核，可进行modelsim仿真并运行UCLINUX操作系统-OR32arm kernel, can be modelsim simulation and run the operating system UCLINUX
<苏杭> 在 2025-03-03 上传 | 大小：15.36mb | 下载：1

[VHDL编程] syn_fifo

说明：关于FPGA同步FIFO和异步FIFO的编写和设计方案-Writing and design on FPGA synchronous and asynchronous FIFO FIFO
<苏杭> 在 2025-03-03 上传 | 大小：283kb | 下载：0

[VHDL编程] VerilogaSystemVerilog

说明：关于Verilog与SystemVerilog之间的区别，有相关代码，希望对大家理解其区别有所帮助~-Verilog and SystemVerilog on the differences between the relevant code, we want to be helpful to understand the difference ~
<Tom> 在 2025-03-03 上传 | 大小：10.36mb | 下载：0

[VHDL编程] verilog8B10B

说明：verilog HDL语言实现的8B10B程序，经过仿真可运行-8B10B verilog HDL language of the program, through simulation can be run
<王琦> 在 2025-03-03 上传 | 大小：236kb | 下载：0

[VHDL编程] FPGA--TimeQuesREV1.0

说明：FPGA那些事儿--TimeQuest静态时序分析REV1.0，这个不用多说了吧，经典之作，大家多多学习，共同进步-FPGA that thing- TimeQuest static timing analysis REV1.0, this goes without saying it, classic, everyone can learn together and progress ~ ~
<Tom> 在 2025-03-03 上传 | 大小：1.83mb | 下载：0