资源列表
[VHDL编程] user_logic_VGA_Controller
说明:user_logic_VGA_Controller,适合于DE2开发板,把这个文件夹放在工程目录之中,就可以在SOPC里直接添加VGA_Controller IP核了,很方便使用。-user_logic_VGA_Controller. suitable for Dictyophora development board, this folder on the project directory, it can be added dire<曾> 在 2024-11-09 上传 | 大小:69kb | 下载:0
[VHDL编程] 8LEDverilog
说明://led.v /*------------------------------------- LED显示模块:led(CLK,AF,ADDR,DATA) 功能: 显示 注意事项: 8位LED 参数: CLK:扫妙时钟输入,推荐1kHz AF:数码管输出,a~h ADDR:数码管选择位数出,0~2 DATA:显示数据输入0~9999 9999 编写人: 黄道斌 编写日期:<黄道斌> 在 2024-11-09 上传 | 大小:1kb | 下载:0
[VHDL编程] frequency_meter_VHDL
说明:一个用VHDL完成的8位数显的16进制的频率计-a VHDL completed 8 of 16 significant median band of frequency meter<袁卫> 在 2024-11-09 上传 | 大小:5kb | 下载:0
[VHDL编程] wb_conbus.tar
说明:wishbone 源代码,opencore-wishbone source code, opencore<姚卫忠> 在 2024-11-09 上传 | 大小:15kb | 下载:0
[VHDL编程] jop_core_bcfetch
说明:JOP内核字节码获取,很难找的东东,呕血之作-JOP core byte code access, it is difficult to find the price. Zhi for hematemesis<黄肖超> 在 2024-11-09 上传 | 大小:2kb | 下载:0
[VHDL编程] jop_core_cache
说明:JOP的内核缓存源码,不易找到,大家一定要顶啊-JOP kernel source code cache, not easy to find, we must kits<黄肖超> 在 2024-11-09 上传 | 大小:1kb | 下载:0
[VHDL编程] jop_core_decode
说明:JOP字节码获取的源码,很重要,具体FPGA中实现-JOP byte code access to the source code is important to achieve specific FPGA<黄肖超> 在 2024-11-09 上传 | 大小:2kb | 下载:0
[VHDL编程] jop_core_core
说明:JOP的内核文件,这是核心的核心,中文资料基本找不到-JOP kernel, which is the core of the core, the Chinese can not find basic information<黄肖超> 在 2024-11-09 上传 | 大小:2kb | 下载:0