[VHDL编程] xapp290

说明：从Xilinx网站上下的，学习FPGA部分动态重配置很好的例子。-from across the Xilinx website, learning some FPGA dynamic reconfigurable good example.
<sk> 在 2024-10-06 上传 | 大小：2553856 | 下载：0

[VHDL编程] verilog100

说明：有很多例子及测试代码，对初学者很有帮助，很容易上手-a lot of examples and test code, useful for beginners, it is easy to get started
<bobodu> 在 2024-10-06 上传 | 大小：175104 | 下载：0

[VHDL编程] FPGAUART

说明：一个基于FPGA的串口程序,已经经过验证,对用FPGA做串口的朋友提供参考和借鉴!-an FPGA-based serial procedures have proven, right Serial do with FPGA reference for a friend and borrow!
<舟舟> 在 2024-10-06 上传 | 大小：311296 | 下载：0

[VHDL编程] xc9572_1

说明：xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。-Xilinx xc9572 cpld achieve servo motor controller, motor control output, Incremental encoder and the reader.
<张宏亚> 在 2024-10-06 上传 | 大小：797696 | 下载：0

[VHDL编程] RS_decoder

说明：rs编码vvhdl 希望能通过 我不晓得具体对大家有用否 希望懂rs编码的多多交流 -rs coding vvhdl I do not want to be able to know the specific useful whether you want to understand a lot of coding rs exchange
<> 在 2024-10-06 上传 | 大小：15360 | 下载：0

[VHDL编程] I2CSlave

说明：Verilog HDL实现的I2C Slave模拟-achieve the Verilog HDL simulation I2C Slave
<lzy> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] lru_new

说明：采用LRU替换算法。这种算法选择最久没有被访问的块作为被替换的块。 为了实现LRU算法，要在块表中为每一块设置一个计数器（cnt0，cnt1，cnt2，cnt3，）。计数器的长度为2位。-using LRU replacement algorithm. This algorithm to choose the most long visit is not being replaced as a block by block. To
<wangjiao> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] ls12_mux16

说明：一个16位乘法器的veriolog语言实现。使用初学着。-A 16-bit multiplier veriolog language. Use a novice.
<1412> 在 2024-10-06 上传 | 大小：982016 | 下载：0

[VHDL编程] I2C_1.1

说明：Simple I2C controller -- 1) No multimaster -- 2) No slave mode -- 3) No fifo s -- -- notes: -- Every command is acknowledged. Do not set a new command before previous is acknowledged. -- Dout is availabl
<郑开科> 在 2024-10-06 上传 | 大小：3072 | 下载：0

[VHDL编程] tst_ds1621

说明：-- State machine for reading data from Dallas 1621 -- -- Testsystem for i2c controller--- State machine for reading data from Dall as 1621---- Testsystem for i2c controller
<郑开科> 在 2024-10-06 上传 | 大小：2048 | 下载：0

[VHDL编程] wishbone_i2c_master

说明：-- WISHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on simple_i2c -- rev. 0.2 april 27th 2001, fixed incomplete sensitivity list on assign_dato process (thanks to Matt Ose
<郑开科> 在 2024-10-06 上传 | 大小：5120 | 下载：0

[VHDL编程] add_sub_lab2

说明：实验课的作业，包括半加器、全加器、加/减法器，使用逻辑图和VHDl描述，包括分析和报告。-experiment include the operation of a half adder, full adder, plus/subtraction device, and the use of logic diagram VHDl descr iption, including analysis and reporting.
<徐轶尊> 在 2024-10-06 上传 | 大小：60416 | 下载：0