[VHDL编程] mo0re_FSM

说明：-- Moore State Machine with explicit state encoding -- dowload from: www.fpga.com.cn & www.pld.com.cn--- Moore State Machine with explicit state encoding-- dowload from : www.fpga.com.cn
<罗兰> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] FSM02

说明：异步复位状态机 -- State Machine with Asynchronous Reset -- dowload from: www.fpga.com.cn & www.pld.com.cn -asynchronous reset state machine-- State Machine with Asynchronou 's Reset-- dowload from : www.fpga.com.cn
<罗兰> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] BoothMultiplier

说明：-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this des
<罗兰> 在 2024-10-07 上传 | 大小：2048 | 下载：0

[VHDL编程] wave_gen

说明：波形发生器，带TESTBENCH， 多平台 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn -wavef
<罗兰> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] 20060510205455473

说明：vhdl设计事例,有助于FPGA初学着,High-Performance 1024-Point Complex FFT-vhdl design examples, to help novice FPGA. High-Performance 1024-Point Complex FFT
<wxf> 在 2024-10-07 上传 | 大小：666624 | 下载：0

[VHDL编程] count_top

说明：VGA计数，PSW2控制正逆计数，按下递减计数，弹起正向计数。利用VGA作为输出设备，显示计数值。-VGA count, PSW2 inverse control is counting? Reduced count, pop-up being counted. The use of VGA as the output equipment, revealed count.
<WangXM> 在 2024-10-07 上传 | 大小：2048 | 下载：0

[VHDL编程] usb1.1phy

说明：USB 1.1 PHY的代码，verilog语言 USB 1.1 PHY的代码，verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language
<william> 在 2024-10-07 上传 | 大小：8192 | 下载：0

[VHDL编程] LCD_fullscreen

说明：这是本人写的可显示128*64LCD全屏汉字的程序,直接下到片子里即可出现象(需自己定制ROM).想显示第二屏的话只需加一个状态即可.-I write this is the display of 128* Embedded full screen characters procedures, directly to the unit under the blankets will be out phenomenon (it-yours
<相耀> 在 2024-10-07 上传 | 大小：3072 | 下载：0

[VHDL编程] S2P_xapp194

说明：VHDL，verilog串并转换源程序 Xilinx公司参考资料-VHDL, verilog Series and conversion company Xilinx reference source
<苏翔> 在 2024-10-07 上传 | 大小：26624 | 下载：0

[VHDL编程] Parall_transfer_seior

说明：此两文件是在MAXplusII环境下开发并运行通过的VHDL文件，实现了并串口转换功能。-this document is in two MAXplusII environment through the development and operation of the VHDL documents, and the realization of serial conversion function.
<郭春吉> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] yixiang

说明：数字式移相信号发生器可以产生预置频率的正弦信号，也可产生预置相位差的两路同频正弦信号，并能显示预置频率或相位差值；-digital phase shifting generator can produce preset frequency sinusoidal signal, Preferences may also have phase difference with the way the two-frequency sinusoi
<黄瑞炎> 在 2024-10-07 上传 | 大小：7168 | 下载：0

[VHDL编程] rn_gen

说明：random number generator
<黃綜三> 在 2024-10-07 上传 | 大小：12288 | 下载：0