[VHDL编程] jop_core_core

说明：JOP的内核文件，这是核心的核心，中文资料基本找不到-JOP kernel, which is the core of the core, the Chinese can not find basic information
<黄肖超> 在 2024-10-06 上传 | 大小：2048 | 下载：0

[VHDL编程] jop_core_arom

说明：这是最后一个，处理器内部ROM，如有需要，大家就顶-this is the last one, the processors internal ROM, if necessary, on the top you
<黄肖超> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] fixed_pointDivider

说明：本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.
<litao> 在 2024-10-06 上传 | 大小：397312 | 下载：0

[VHDL编程] FPGA_FIR

说明：VHDL语言编写的FIR滤波器源码 对于嵌入式设计者有很好的指导作用 -VHDL prepared by the FIR filter source for Embedded designers have a good role in guiding
<冯申> 在 2024-10-06 上传 | 大小：152576 | 下载：0

[VHDL编程] 15AlteraSOUNDCODE

说明：altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER-ALTERA the 15IP source personally tests are also good DIV, CONTER
<sunok> 在 2024-10-06 上传 | 大小：50176 | 下载：0

[VHDL编程] SS7160.ZIP

说明：该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.-the code to meet on the 7th of signaling modules MK50H27 cpld (Xilinx 95144 ) logic code, which included a schematic and VHDL.
<王珏> 在 2024-10-06 上传 | 大小：720896 | 下载：0

[VHDL编程] DE2

说明：辛辛苦苦的作品应用于DE2 的 开发。。希望对大家有用。-hard work for Dictyophora development. . We hope that the right useful.
<diguolaji> 在 2024-10-06 上传 | 大小：6553600 | 下载：0

[VHDL编程] firmatlab

说明：fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过-fir in dspbuilder VHDL source code under test and document the incentive mat lab model, the simulation under through modelsim
<zqh> 在 2024-10-06 上传 | 大小：6144 | 下载：0

[VHDL编程] fftmatlab

说明：fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-fft in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2024-10-06 上传 | 大小：7168 | 下载：0

[VHDL编程] ddsmatlab

说明：dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-dds dspbuilder under the VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2024-10-06 上传 | 大小：6144 | 下载：0

[VHDL编程] mxuliematlab

说明：m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-m sequence in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2024-10-06 上传 | 大小：5120 | 下载：0

[VHDL编程] sinmdlmatlab

说明：正弦波在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-sine wave in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2024-10-06 上传 | 大小：6144 | 下载：0