[VHDL编程] Quaalu

说明：ALU算术逻辑单元的简单实现,利用VHDL语言编写,可进行加法,减法,以及位的左右移动,只需一个时钟脉冲-ALU arithmetic logic unit to achieve a simple, using VHDL language, can be additive, subtractive, and the place and move around only one clock pulse
<Jake> 在 2024-10-06 上传 | 大小：103424 | 下载：0

[VHDL编程] Quaacounterx

说明：通过VHDL语言编写的计数器程序,可以在一吗器显示管上分段显示小时,分,秒,并且可以分别清零-VHDL prepared by the Counter procedures, in a yet-tube shown above show hours, and seconds can be reset respectively
<Jake> 在 2024-10-06 上传 | 大小：84992 | 下载：0

[VHDL编程] d_BCD

说明：CPLD制作的BCD译码器软件,包含源代码等-CPLD produced by the BCD decoder software, including source code, etc.
<胡庭豪> 在 2024-10-06 上传 | 大小：180224 | 下载：0

[VHDL编程] shzizhong

说明：文件名称：数字钟设计参考文章 文件信息：4个文件/pdf/－页 语言种类：中文 适合对象：新手/中手 -file names : Digital Clock reference design document article : four documents/pdf /-page variety of languages : Chinese suitable targets : novice/Hand
<rpeace> 在 2024-10-06 上传 | 大小：1800192 | 下载：0

[VHDL编程] verilog_ise_spatan3_clock

说明：verilog 时钟程序实例在ise下编译通过spatan3的芯片-Verilog clock procedures and ideally under the examples compiled by the chip spatan3
<wanglei> 在 2024-10-06 上传 | 大小：458752 | 下载：0

[VHDL编程] verilog1111

说明：verilog数字系统设计教程 所有例题的源程-Verilog Digital System Design Guide examples of all-source
<丁强> 在 2024-10-06 上传 | 大小：553984 | 下载：0

[VHDL编程] numberword

说明：计数器控制程序，希望能够给大家帮助！文件在ＭＡＸ　ＰＬＵＳ下开发，调试通过-counter control procedures, we hope to be able to help! MAX PLUS document under development, through debugging
<吴军> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] ref-ualaw

说明： A率/u率 压缩与解压缩的IP核，。 # 由AHDL语言写成，可在MaxplusII和QuartusII中使用，源代码加密。-A rate/u rate compression and decompression of the IP core,. By AHDL# languages, and the Quartus II MaxplusII use, the source code encryption.
<zhangkun> 在 2024-10-06 上传 | 大小：119808 | 下载：0

[VHDL编程] statem

说明：元件例化与层次设计，verilog 实例说明-components cases with the level of design, Verilog example
<赵英军> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] 200512251221612004

说明：本文件是altera公司fpga的ip核，从国外网站下载的免费源码。-ALTERA This document is the company they simply ip nuclear, downloaded from the web free source.
<崔战> 在 2024-10-06 上传 | 大小：787456 | 下载：0

[VHDL编程] counter16

说明：风格非常好 一六位计数器 无密码 质量很高-style very good counter-16 high quality Password
<zt> 在 2024-10-06 上传 | 大小：84992 | 下载：0

[VHDL编程] electric_bell

说明：电子打铃器 在max plus 2 下编译通过-electronic bell playing for the max plus 2 under through compiler
<wenquan> 在 2024-10-06 上传 | 大小：13312 | 下载：0