[VHDL编程] fpu_v18

说明：<Floating Point Unit Core> fpupack.vhd pre_norm_addsub.vhd addsub_28.vhd post_norm_addsub.vhd pre_norm_mul.vhd mul_24.vhd vcom serial_mul.vhd post_norm_mul.vhd pre_norm_div.vhd serial_div.vhd
<陈朋> 在 2024-10-07 上传 | 大小：477184 | 下载：0

[VHDL编程] System09

说明：BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chip Designed with Xilinx XC2S300e Spartan 2+ FPGA. Implemented With BurchED B5-X300 FPGA board, B5-SRAM module, B
<陈朋> 在 2024-10-07 上传 | 大小：610304 | 下载：0

[VHDL编程] xljc

说明：文件列表(日期：2006090517~2009021104)
<孙彬> 在 2024-10-07 上传 | 大小：12288 | 下载：0

[VHDL编程] VerilogHDLICdesign

说明：精通VerilogHDL：IC设计核心技术实例详解-proficient VerilogHDL : IC design example explanation of the core technology
<haha> 在 2024-10-07 上传 | 大小：521216 | 下载：0

[VHDL编程] RSSI_contr

说明：VerilogHDL.自动增益控制模块中产生控制电压的部分-VerilogHDL. Automatic Gain Control Module have some control voltage
<ww> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] lcd_controlveriloghdl

说明：使用Ｖeriolog hdl 编写手机屏测试程序．-Veriolog hdl prepared to use cell phone screen test.
<张毅> 在 2024-10-07 上传 | 大小：2048 | 下载：0

[VHDL编程] Verilog-HDL

说明：本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子，这些例子全部通过了验证。第七章以后的设计实例，不仅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。 -the CD-ROM include "Verilog-HDL Practice and Application System Design," a book the whol
<东子> 在 2024-10-07 上传 | 大小：784384 | 下载：0

[VHDL编程] ADPLL

说明：verilog ADPLL file with testbench.v
<> 在 2024-10-07 上传 | 大小：25600 | 下载：2

[VHDL编程] USB2.0IP_core_Verilog

说明：完整的用VERILOG语言开发的USB2.0 IP核源代码，包括文档、仿真文件-complete with verilog language development USB2.0 IP source code, including documentation, Simulation documents
<张清平> 在 2024-10-07 上传 | 大小：206848 | 下载：0

[VHDL编程] VerilogHDLPLI

说明：Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，-Verilog HDL PLI subroutine interfaces, for C program with the user in the direction of two transmission of data, available xilinx ISE. quartusii
<杨锐> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] wave_genarator_vhdl

说明：vhdl波形发生程序.实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 各种波形的线形叠加输出。 -vhdl waveform occurred procedures. 4 achieve common sinusoidal waveform, 1.30, sawtooth, square-wave (A, B) the fr
<江汉> 在 2024-10-07 上传 | 大小：10240 | 下载：0

[VHDL编程] thirty_VHDL_coder

说明：三十个vhdl源码，对于刚开始学习vhdl的很有帮助，可以帮助理解数字电路-30 vhdl source for the beginning of the study vhdl helpful, and can help to understand digital circuit
<江汉> 在 2024-10-07 上传 | 大小：19456 | 下载：0