资源列表
[VHDL编程] divider
说明:介绍了除法器的设计,采用verilogHDL语言,利用modelsim仿真验证,压缩包中包含了流程图-Introduced the divider design, using verilogHDL language, the use of ModelSim simulation, compressed package that contains a flow chart<yaoyongshi> 在 2024-10-09 上传 | 大小:83968 | 下载:0
[VHDL编程] multiple
说明:介绍了几种常用的乘法器的设计,carry_save_mult,ripple_carry_mult等,压缩包中包含结构流程图,用verilogHDL语言,采用modelsim仿真验证-This paper introduces some commonly used multiplier design, carry_save_mult, ripple_carry_mult such as, compressed package that c<yaoyongshi> 在 2024-10-09 上传 | 大小:266240 | 下载:0
[VHDL编程] couuseware_Verilog_QingHuaUniversity
说明:次文件乃清华大学的VerilogHDl语言的教学课件,电子专业搞硬件开发的可以参考参考!-Meeting papers were laid on Tsinghua University VerilogHDl language courseware, electronic hardware engage in professional development can refer to reference!<秦惜惜> 在 2024-10-09 上传 | 大小:113664 | 下载:0
[VHDL编程] sdram_controller
说明:sdram控制器,经过时序仿真,功能正确-SDRAM controller, after timing simulation, the correct function<雷峰成> 在 2024-10-09 上传 | 大小:31744 | 下载:0
[VHDL编程] verilogcomputer
说明:哈尔滨理工大学高级工程师写的-Harbin University of Science and Technology, Senior Engineer written<zjy> 在 2024-10-09 上传 | 大小:66560 | 下载:0
[VHDL编程] SPI_Code(Verilog)
说明:SPI总线硬件描述语言Verilog下的实现,含主模式和从模式的实现,经过仿真验证,可作为一个单独的模块使用-SPI bus under the Verilog hardware descr iption language to achieve with the main mode and slave mode realization, through simulation, can be used as a separate modu<高兵> 在 2024-10-09 上传 | 大小:5120 | 下载:0