[VHDL编程] 8051core

说明：基于vhdl的51内核的程序设计，可以进行编译，稍微修改就可以成为自己订制的软cpu.-VHDL-based 51-core programming, can be compiled, a slight modification can become their own customized soft cpu.
<贾晓东> 在 2024-11-11 上传 | 大小：1.09mb | 下载：0

[VHDL编程] simple_cpu

说明：自己定制自己的cpu，一个比较简单的cpu。熟悉处理器制作流程。-Customize their own cpu, a relatively simple cpu. Familiar with the production flow processor.
<贾晓东> 在 2024-11-11 上传 | 大小：550kb | 下载：0

[VHDL编程] fsm8051

说明：：首先介绍了DS--UWB系统的的发射与接收模型，然后分析了利用滑动相关法对信道进行估讣，并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。-: Firs
<季昀> 在 2024-11-11 上传 | 大小：1kb | 下载：1

[VHDL编程] oc8051_defines

说明：：首先介绍了DS--UWB系统的的发射与接收模型，然后分析了利用滑动相关法对信道进行估讣，并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。-: Firs
<季昀> 在 2024-11-11 上传 | 大小：4kb | 下载：0

[VHDL编程] pc

说明：：首先介绍了DS--UWB系统的的发射与接收模型，然后分析了利用滑动相关法对信道进行估讣，并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。-: Firs
<季昀> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] currentRAM

说明：通用存储器代码,一个典型的通用存储器的代码,希望对大家有所帮助-General memory code, a typical general-purpose memory of the code, and they hope to help everyone
<wx> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd

说明：本程序是用VHDL语言编写液晶驱动程序,实现在液晶上显示"年"字的功能.-This procedure is used VHDL language LCD drivers, realize in the liquid crystal display in the function of the word.
<何平> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_div

说明：VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3-Verilog realize multi-clock, can be applied to assembly line. Input CLK, the output CLK1, CLK2, CLK3
<kaimen> 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] ps2_verilog

说明：ps2_键盘控制器源码verilog源码，是一个不错的代码-ps2_ keyboard controller Verilog source code, is a good code
<高鹏> 在 2024-11-11 上传 | 大小：13kb | 下载：0

[VHDL编程] gal16v8

说明：这是一个开发gal16v8器件的详细源代码，对开发16v8可编程逻辑器件有很高的参考价值-This is a detailed development devices gal16v8 source code, on the development of programmable logic device 16v8 has high reference value
<杨俊营> 在 2024-11-11 上传 | 大小：33kb | 下载：0

[VHDL编程] code

说明：CPLD驱动VGA显示器的VERILOG源代码．-VGA display driver CPLD Verilog source code.
<xuhong> 在 2024-11-11 上传 | 大小：231kb | 下载：0

[VHDL编程] lctl_1.2

说明：CPLD的例子程序1,EPM7128芯片,ISA总线-Examples of CPLD procedures 1, EPM7128 chip, ISA Bus
<Sean Cheung> 在 2024-11-11 上传 | 大小：212kb | 下载：0