资源列表

« 1 2 ... .95 .96 .97 .98 .99 4100.01 .02 .03 .04 .05 ... 4311 »

[VHDL编程veriloggoldenreferenceguide

说明:verilog golden reference guide.pdf
<> 在 2024-11-12 上传 | 大小:201kb | 下载:0

[VHDL编程geleicounter

说明:开发环境是FPGA开发工具,格雷码计数器的VHDL程序-Development environment is the FPGA development tools, Gray code counter VHDL procedures
<horse> 在 2024-11-12 上传 | 大小:1kb | 下载:0

[VHDL编程xilinxUSB

说明:XILINX USB程序-XILINX USB program
<> 在 2024-11-12 上传 | 大小:151kb | 下载:0

[VHDL编程VerilogHDL_advanced_digital_design_code_Ch8

说明:VerilogHDL_advanced_digital_design_code_Ch8 VerilogHDL高级数字设计源码Ch8-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch8VerilogHDL source CH8
<宇飞> 在 2024-11-12 上传 | 大小:29kb | 下载:0

[VHDL编程VerilogHDL_advanced_digital_design_code_Ch9

说明:VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高级数字设计源码Ch9-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch9VerilogHDL source Ch9
<宇飞> 在 2024-11-12 上传 | 大小:66kb | 下载:0

[VHDL编程VerilogHDL_advanced_digital_design_code_Ch10

说明:VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch10VerilogHDL source Ch10
<宇飞> 在 2024-11-12 上传 | 大小:52kb | 下载:0

[VHDL编程VerilogHDL_advanced_digital_design_code_Ch11

说明:VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch11VerilogHDL source Ch
<宇飞> 在 2024-11-12 上传 | 大小:38kb | 下载:0

[VHDL编程VerilogHDL_advanced_digital_design_code_Clock_gene

说明:VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator-Advanced digital design VerilogHDL_advanced_digital_design_code_Clock_generatorVerilogHDL source Clock_generator
<宇飞> 在 2024-11-12 上传 | 大小:1kb | 下载:0

[VHDL编程FSM_Moore

说明:altera Quartus II FSM使用 可設定時間波形,手動調整波形頻率。 (含電路) -altera Quartus II FSM can be set using the time waveform, manually adjust the frequency waveform. (With circuit)
<陳小龍> 在 2024-11-12 上传 | 大小:112kb | 下载:0

[VHDL编程TLC5510

说明:altera Quartus II TLC晶片控制 可控制暫存器,手動調整內碼。 (含電路) -altera Quartus II TLC chip control registers can be controlled manually adjust the code. (With circuit)
<陳小龍> 在 2024-11-12 上传 | 大小:126kb | 下载:0

[VHDL编程AdderEmodelSim

说明:altera Quartus II modelSim 自動模擬搭配,內有範例。 (含電路) -altera Quartus II modelSim with automatic simulation, there are examples. (With circuit)
<陳小龍> 在 2024-11-12 上传 | 大小:187kb | 下载:0

[VHDL编程encoder

说明:VHDL实现循环码编码,设计了三个单元。switch是一个开关,shifter是移位寄存器,encoder是主体。-VHDL realization of cyclic code encoding, designed three modules. switch is a switch, shifter is the shift register, encoder is the main.
<王三一> 在 2024-11-12 上传 | 大小:2kb | 下载:0
« 1 2 ... .95 .96 .97 .98 .99 4100.01 .02 .03 .04 .05 ... 4311 »

源码中国 www.ymcn.org