资源列表
[VHDL编程] veriloggoldenreferenceguide
说明:verilog golden reference guide.pdf<> 在 2024-11-12 上传 | 大小:201kb | 下载:0
[VHDL编程] geleicounter
说明:开发环境是FPGA开发工具,格雷码计数器的VHDL程序-Development environment is the FPGA development tools, Gray code counter VHDL procedures<horse> 在 2024-11-12 上传 | 大小:1kb | 下载:0
[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch8
说明:VerilogHDL_advanced_digital_design_code_Ch8 VerilogHDL高级数字设计源码Ch8-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch8VerilogHDL source CH8<宇飞> 在 2024-11-12 上传 | 大小:29kb | 下载:0
[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch9
说明:VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高级数字设计源码Ch9-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch9VerilogHDL source Ch9<宇飞> 在 2024-11-12 上传 | 大小:66kb | 下载:0
[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch10
说明:VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch10VerilogHDL source Ch10<宇飞> 在 2024-11-12 上传 | 大小:52kb | 下载:0
[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch11
说明:VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch11VerilogHDL source Ch<宇飞> 在 2024-11-12 上传 | 大小:38kb | 下载:0
[VHDL编程] VerilogHDL_advanced_digital_design_code_Clock_gene
说明:VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator-Advanced digital design VerilogHDL_advanced_digital_design_code_Clock_generatorVerilogHDL source Clock_generator<宇飞> 在 2024-11-12 上传 | 大小:1kb | 下载:0
[VHDL编程] AdderEmodelSim
说明:altera Quartus II modelSim 自動模擬搭配,內有範例。 (含電路) -altera Quartus II modelSim with automatic simulation, there are examples. (With circuit)<陳小龍> 在 2024-11-12 上传 | 大小:187kb | 下载:0