文件名称:add
介绍说明－－下载内容均来自于网络，请自行研究使用
实现简单十六位加法器及测试程序
的verilog代码-The realization of a simple adder 16 and the test procedure Verilog code
的verilog代码-The realization of a simple adder 16 and the test procedure Verilog code
(系统自动生成,下载前可以参看下载内容)
下载文件列表
add.v
add2.v
shuju.v
add2.v
shuju.v