[VHDL编程] Steppermotor

说明：步进电机定位控制系统的VHDL描述与仿真，源文件附有注释-Stepper motor positioning control system, VHDL descr iption and simulation, source files annotated
<张月华> 在 2025-03-12 上传 | 大小：1kb | 下载：0

[VHDL编程] Digitalfrequency

说明：数字频率计VHDL程序与仿真,附有仿真截图和源程序注释-Digital frequency meter VHDL procedures and simulation, with simulation screenshots and source code comments
<张月华> 在 2025-03-12 上传 | 大小：96kb | 下载：0

[VHDL编程] DPLL_verilog_a

说明：用verilog语言描写设计的全数字锁相环，pDF资料-With the verilog language to describe the design of all-digital phase-locked loop, pDF information
<lang> 在 2025-03-12 上传 | 大小：1.25mb | 下载：0

[VHDL编程] bin_copy

说明：FPGA驱动12864汉字显示源代码，12864是16个引脚的带字库的液晶显示模块-12864 Chinese character display FPGA-driven source code, 12864 is a 16-pin LCD display module with a font
<tdgyh> 在 2025-03-12 上传 | 大小：3.13mb | 下载：0

[VHDL编程] v74160

说明：This file is the implementation of 74160 in VHDL codes and can be synthesized.
<HM> 在 2025-03-12 上传 | 大小：150kb | 下载：0

[VHDL编程] YYPP

说明：计算机组织与系统结构实验 用一个74182芯片和四个74181芯片构成一个4位逻辑算数运算器，实现平台为Cyclone II EP2C35F672C6-Computer Organization and Architecture Designing for Performance Experiment
<欧泽林> 在 2025-03-12 上传 | 大小：259kb | 下载：0

[VHDL编程] digitclock

说明：用vhdl实现的数字钟，具有整点报时，调时功能。-Implemented using vhdl digital clock, with the whole point timekeeping, transfer-time functionality.
<王瑞> 在 2025-03-12 上传 | 大小：186kb | 下载：0

[VHDL编程] qdq

说明：用vhdl实现的抢答器，能实现20秒抢答倒计时，犯规报警，重置，计分功能。-Responder using vhdl implementation, can achieve 20 seconds to answer in the countdown, fouls alarm, reset, scoring functions.
<王瑞> 在 2025-03-12 上传 | 大小：257kb | 下载：0

[VHDL编程] plj

说明：基于cpld 频率计程序，测量频率范围1Hz到99999Hz -On cpld frequency counter program, measurement frequency range of 1Hz to 99999Hz
<心蓝海> 在 2025-03-12 上传 | 大小：149kb | 下载：0

[VHDL编程] 2c8_lcd12864

说明：用quartus8.1创建的基于ALter公司的EP2C8的12864液晶显示一幅画的完整工程文件。-Quartus8.1 created using the company' s EP2C8 based ALter liquid crystal display a picture of the 12864 complete project file.
<胡丹> 在 2025-03-12 上传 | 大小：148kb | 下载：0

[VHDL编程] eda

说明：cpld开发板电路图，刚下载的，还不错，给大家看看。-the map of cpld developed board。
<c67890> 在 2025-03-12 上传 | 大小：93kb | 下载：0

[VHDL编程] AdControl

说明：AD7470_7472 采样的verilog 代码，通过硬件调试直接可用的，程序里 定义了100个8位存储器，用于接收采样的数据，当100个数据接收完毕时不在接收 ，并一直开始循环输出 所采数据。用时 修改下就行-FPGA code for analogue and digital conversion,which has been tested with hardware.
<yangyanwen> 在 2025-03-12 上传 | 大小：1kb | 下载：0