资源列表
[VHDL编程] Hex_decoder_7seg
说明：--功能: 十六进制显示译码器 -- a -- +-----+ -- f | | b -- +-----+ <- g -- e | | c -- +-----+ -- d -- --使能端 (EN) : 高电平 --输出端 (data_out) : 低电平-data_out<晨光> 在 2025-02-05 上传 | 大小：224kb | 下载：0
[VHDL编程] square-root
说明：Verilog硬件描述语言能够用软件语言的的方式描述硬件特性，并可用仿真方式完成电路的调试.本文介绍了基于EasyFPGA030的开平方运算器的设计，详细说明了运用verilog语言的设计过程与实现成果。-Verilog hardware descr iption language（HDL）specializes in describing hardware in the way of software language, and co<stella> 在 2025-02-05 上传 | 大小：884kb | 下载：0
[VHDL编程] sequence_detector
说明：用VHDL语言实现一个序列检测器，检测到规定的序列时输出一高电平-VHDL language used to implement a sequence detector, to detect the sequence provided a high level when the output of<qiang200021> 在 2025-02-05 上传 | 大小：53kb | 下载：0
[VHDL编程] Traffic_Light_Controller
说明：该控制器在设计上控制了一个繁忙的高速公路（高速路的红绿灯） 相交一岔路（SRD）等具有相对较轻的交通负荷。图1显示 在交通灯的位置。在十字路口传感器检测汽车的存在 在公路上和岔路。该图意味着，无论是公路和副作用 道路提供每个方向的交通单一车道。这两个普通的道路（红， 黄，绿）信号灯。交集装有一个传感器。-The controller to be designed controls the traffic lights<jimmy sia> 在 2025-02-05 上传 | 大小：16kb | 下载：0
[VHDL编程] Verilog_HDL_Synthesis_A_Practical_Primer
说明：verilog综合经典教程，verilog标准制定人写的书，推荐-verilog synthesis classic tutorials, verilog standard-setting people write books, recommended<huizi> 在 2025-02-05 上传 | 大小：4.75mb | 下载：0
[VHDL编程] Verilog_Golden_Reference_Guide
说明：Verilog Golden Reference Guide是一本很经典的学习教程，简单明了，深入浅出-Verilog Golden Reference Guide is a very classic study tutorials, simple and easily comprehensible<huizi> 在 2025-02-05 上传 | 大小：218kb | 下载：0