[VHDL编程] ourdev_457422

说明：Verilog HDL教程包含大量实验例子-Verilog HDL tutorials contain a large number of experimental examples
<sunnannan> 在 2025-02-04 上传 | 大小：2.79mb | 下载：0

[VHDL编程] hdbn_latest.tar

说明：This “core” is actually two cores – an HDB3/HDB2/B3ZS Encoder that converts NRZ data into P and N pulses according to ITU-T G.703, and a HDB3/HDB2/B3ZS Decoder that converts P and N pulses into NRZ data according to ITU-
<chaitanya> 在 2025-02-04 上传 | 大小：195kb | 下载：0

[VHDL编程] bluespec-80211atransmitter_latest.tar

说明：This package implements a parameterized baseband hardware logic for an 802.11a Transmitter. This project has since been subsumed by the OFDM baseband project which can also be found on opencores.-This package implement
<chaitanya> 在 2025-02-04 上传 | 大小：259kb | 下载：0

[VHDL编程] turbo

说明：turbo的VHDL代码 比较好啊 易后大家多多交流啊-Comparison of the VHDL code for turbo Well you lot of the easy exchange of ah
<秋晨> 在 2025-02-04 上传 | 大小：150kb | 下载：0

[VHDL编程] jiyuchuankoujishu

说明：计算机在HDL语言下实现串口技术,UART相关资料-BASIC IN HDL language,chuankou jishu
<tongchao> 在 2025-02-04 上传 | 大小：301kb | 下载：0

[VHDL编程] GAFF

说明：伽罗华域GF（q）乘法器设计,完整的源代码。-Galois field GF (q) multiplier design, the complete source code.
<dayu1994> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] sumador

说明：sumer vhdl code for FPGA of Xilinx
<Lowis> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] manch

说明：该文件是一个完整的工程文件，用VerilogHDL语言编写，包括曼彻斯特编码器的设计文件和仿真测试文件以及解码器的设计文件和仿真测试文件。在Modelsim中仿真测试通过。-The document is a complete project file, with VerilogHDL languages, including the Manchester encoder design documents and simulation
<dayu1994> 在 2025-02-04 上传 | 大小：120kb | 下载：1

[VHDL编程] CORDIC_SINE

说明：xilinx的ISE工程，用CORDIC算法做DDS生成正弦波-xilinx the ISE project to do with the CORDIC algorithm generates sine DDS
<刘伟> 在 2025-02-04 上传 | 大小：13.78mb | 下载：0

[VHDL编程] chuzucheVHDL

说明：用VHDL写的出租车计价程序，拥有详细的说明-Taximeter written with VHDL program, has a detailed descr iption of
<刘伟> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] dig_pll

说明：一个简易的数字锁相环，可以产生一个与输入同频同相的输出时钟-A simple digital PLL can generate an input in phase with the same frequency output clock
<刘伟> 在 2025-02-04 上传 | 大小：21kb | 下载：0

[VHDL编程] CPU11111

说明：altera提供的sdram ip核例程，简单易懂。采用burst8模式。 -altera provided by the sdram ip core routines, easy to understand. Using burst8 model.
<张寒枫> 在 2025-02-04 上传 | 大小：1kb | 下载：0