资源列表

« 1 2 ... .77 .78 .79 .80 .81 3182.83 .84 .85 .86 .87 ... 4311 »

[VHDL编程verilog

说明:Verilog桶形移位寄存器,实现不溢出移位-Verilog barrel shift register, the shift towards non-overflow
<蔡远学> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程Nios

说明:nios开发教程,介绍nios软核开发的流程,适合初学者使用-nios development of tutorials to introduce the nios soft-core development process, suitable for beginners
<刘非> 在 2025-02-04 上传 | 大小:412kb | 下载:0

[VHDL编程BCD8

说明:BCD码十进制8位加法器,采用超前进位的方法-8-bit decimal BCD adder yards, using look-ahead approach
<刘骁明> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程Wave_Generater

说明:采用CycloneII做的多种波形发生器&频率计。有源码和仿真图,工具是QuarteusII。-CycloneII done using a variety of waveform generators & frequency meter. There is source code and simulation diagrams, tools QuarteusII.
<Eric Wong> 在 2025-02-04 上传 | 大小:646kb | 下载:0

[VHDL编程xuliejianceqi

说明:检测一个5位的二进制序列“10101”(可重复检测),当连续的5个输入为10101时输出为1,其他情况下输入为0。-Detection of a 5-bit binary sequence " 10101" (repeatable test), when successive five input 10101 when the output is 1, otherwise enter 0.
<刘骁明> 在 2025-02-04 上传 | 大小:4kb | 下载:0

[VHDL编程VHDLMouseDriver

说明:用VHDL编写的鼠标驱动程序。已经可以正常运行了。-Written in VHDL, the mouse driver. Been running correctly.
<黄海执> 在 2025-02-04 上传 | 大小:5kb | 下载:0

[VHDL编程DDS

说明:VHDL高级语言利用DDS实现信号发生器的功能,频率波形可调-VHDL DDS
<amanda> 在 2025-02-04 上传 | 大小:1.11mb | 下载:0

[VHDL编程codelock

说明:用VHDL实现密码锁功能,用状态机实现,分管理员和用户两种功能,可分别修改密码,重置密码等。-codelock,VHDL,state
<amanda> 在 2025-02-04 上传 | 大小:1.55mb | 下载:0

[VHDL编程VHDLshili

说明:此内容为VHDL设计实例 一共有三个都是关于数字钟的功能要求的 但是没有说明 能看懂就行-The contents of VHDL design examples are a total of three functional requirements on the digital clock in but did not say can read on-line
<贵树生> 在 2025-02-04 上传 | 大小:2kb | 下载:0

[VHDL编程FPGA

说明:FPGA中差分信号的使用,一份关于FPGA布线资料-In the use of differential signal FPGA a FPGA routing information on the
<liang> 在 2025-02-04 上传 | 大小:166kb | 下载:0

[VHDL编程Timing_Closure

说明:一份FPGA布局布线的时序约束资料,中文描述-A FPGA placement and routing information on the timing constraints, the Chinese describe the
<liang> 在 2025-02-04 上传 | 大小:1.85mb | 下载:0

[VHDL编程post_norm_mul

说明:符合IEEE754标准的32位浮点流水线乘法器 采用移位相加算法,-32-bit floating point pipeline multiplier on IEEE754 standard
<Thomas> 在 2025-02-04 上传 | 大小:3kb | 下载:1
« 1 2 ... .77 .78 .79 .80 .81 3182.83 .84 .85 .86 .87 ... 4311 »

源码中国 www.ymcn.org